请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DDC232 主题中讨论的其他器件： DDC264EVM
你(们)好。
我的研究组目前正在研究一个定制电路板来容纳 DDC232并测量光电二极管的输入。 到目前为止、我们已经制作了一个原型电路板、并且可以使用 FPGA 成功操作 DDC232。 我们现在希望生产更多的电路板并将它们以菊花链的形式连接在一起、我想确认需要使用哪些信号来实现这一目的。
假设我们仅添加一个额外的 DDC232 (总共2个板)、其中 FPGA 提供 CLK、CLK_CFG、DIN_CFG、CONV、DCLK、 复位至第一个 DDC232并从同一 DDC232接收 DOUT 和 DVALID。 DDC232数据表(第21页)建议、我们只需将第二个板的 DOUT 连接到第一个板的 DIN、还需要为第二个板提供 DCLK。 您能确认情况是这样吗？
下面是我们后续有关数据表指南的问题：
- 菊花链模块如何接收配置输入(及其关联的时钟)？ 第二个电路板的配置是否与第一个电路板同时进行？
- 菊花链模块如何接收 CLK、CONV 和复位等其他信号以控制该芯片的集成和 DVALID 生成？
- 当 DDC232连接到 FPGA 输出 DVALID 时–这对另一个 DDC232意味着什么？ 数据表似乎并未显示如何在转换器之间进行 DVALID 级联。 我怀疑 DVALID 意味 着两个 DDC232都准备好发送数据了吗？
- 配置回读和测量读周期的输出是否自动排序？ 也就是说、连接到 FPGA 的 DDC232的输出随后是菊花链模块的输出(或另一种方法)。
当然、我们将调整 DCLK 的 FPGA 生成、以便在添加更多 DDC232时获得正确的读取位数。
如果您需要更多信息来回答我的问题、请告诉我。 我们非常感谢您的任何帮助。
非常感谢、
Saad
