This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS6125:在 DRVDD &lt 上运行;2.2V

Guru**** 2693225 points

Other Parts Discussed in Thread: ADS6125

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/935059/ads6125-operation-at-drvdd-2-2v

器件型号:ADS6125

大家好、

代表我们的客户发布。 它们打算以并行 CMOS 方式运行 ADS6125、但 数据表显然缺少有关外部时钟在 DRVDD < 2.2V 时优于 CLKOUT 的原因的信息。 目前、它们使用 CLKOUT 并在 DRVDD=1.8V 下运行。 他们遇到了一些在某种程度上是意料之中的噪音、但他们想知道造成这些噪音的主要因素。

上升沿是否不够快是一个问题?  电压过低?

非常感谢您的投入。 谢谢!


此致、

Jejomar




  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jejomar:

    对于较低的 DRVDD、CMOS 缓冲器的驱动强度较低。  这会导致较慢(即不太明显)的转换、从而容易受到噪声的影响。  建议使用外部时钟、以便在保持采样/保持时间方面具有更大的灵活性。  由于迹线和容性负载、"较弱的缓冲器"也容易受到影响。

    -RJH