This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1292R:可能的偏移输出数据速率

Guru**** 2767155 points

Other Parts Discussed in Thread: ADS1292, ADS1292R

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/931498/ads1292r-offset-output-data-rate-possibility

器件型号:ADS1292R
主题中讨论的其他器件:ADS1292

大家好、

根据数据表、ADS1292只能以特定的给定数据速率输出数据、即系数2、从125到8000SPS 不等。 我们想知道、通过馈送稍微偏移的外部时钟源、是否可以稍微偏移输出数据速率。

该外部时钟源显然必须处于数据表第6.5节中规定的外部时钟输入频率范围内,即-5/10%,但我无法找到有关该容差对调制器频率(以及最终的输出数据速率)的影响的文档。

考虑到前面的信息,并假设外部时钟偏移确实反映在输出数据速率上,让我们考虑所需的2048SPS 输出数据速率。 使用64的过采样率(即内部时钟为2kSPS)、我们需要调制器时钟以131.072kHz 的频率运行。 然后、可使用524.288kHz 的外部时钟源和4分频 分频器来获得该频率。 我们在主要假设中没有找到任何文档、上述示例是否可以使用 ADS1292R?

此致、

Ramon

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Ramon、您好!

    感谢您发帖。 是的、这是完全可以接受的。 数据速率将按与外部主时钟频率相同的因子进行缩放。 只要时钟频率处于可接受的频率范围内、ADS1292R 的性能就不会受到影响。

    此致、