This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC38RF84:DAC PLL 要求

Guru**** 2382480 points
Other Parts Discussed in Thread: DAC38RF84, LMK04828
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1166908/dac38rf84-dac-pll-requirements

器件型号:DAC38RF84
主题中讨论的其他器件: LMK04828

您好!  

我在设计中使用 DAC38RF84、当我读取状态寄存器时、我会在状态寄存器0x05的位0处获得一个高电平位。 这使我了解内部 PLL 已解锁。 我想知道是否有人能为我提供有关 DAC、尤其是内部 PLL 正常工作要求的信息。

更清楚的是、该系统使用 LMK04828作为 DAC 的时钟源、并将 FPGA 用作控制器。 该系统经过多种验证和制造、并且运行正常。 但在最近的构建中会观察到上述状态。 我强烈怀疑电路构建中出现了一些错误或构建中出现了一些其他特定问题。

Kiran

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Kiran、

    您的 PLL 设置是什么? 您是否对 PLL 进行了调优以锁定 VCO? 您的 PLL 目标频率是多少?您的基准频率是多少?  数据表的第8.4.2节内部 PLL/VCO 提供了有关您的问题的信息。

    随附了一个使用 DAC38RFxxEVM GUI 设置 PLL 的示例。  

    此致、

    Jim

    e2e.ti.com/.../6064.DAC38RF89_5F00_real_5F00_821_5F00_PLL.pptx