This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC121S101:DAC121S101

Guru**** 2387830 points
Other Parts Discussed in Thread: DAC121S101
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1164148/dac121s101-dac121s101

器件型号:DAC121S101

您好!

DAC121S101数据表的第25页显示了一个连接到 VOUT 的200pF 和2K 电阻器、为什么需要这两个无源器件?

此致、

Rajan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Rajan、

    这不是必需的。  我们只是为了模拟输出上的常见负载、以便演示空载性能。

    谢谢

    Paul

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Paul:

    我能否使用两个 FPGA (主和冗余)来驱动 DAC 的 SPI I/O (SYNC、SCLK 和 DIN)、这两个 FPGA 在任何时候都只有一个处于激活状态。

    此致、

    Rajan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的、假设冗余 FPGA 是高阻态的、这样您就不会遇到相互冲突的推挽逻辑。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    非常感谢、您是否会想到任何潜在的信号完整性问题?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    如果其中一个 FPGA 具有高阻抗、我看不到任何信号完整性问题。 确保处理电路板相关问题(布局)

    此致、

    AK