[FAQ] [参考译文] [常见问题解答]如何通过调整 Δ-Σ ADC 的时钟频率或过采样率来抑制不需要的频率成分？

在解释 Δ-Σ ADC 的时钟频率如何影响其数字滤波器频率响应之前、最好先基本了解 Δ-Σ ADC 中常用的数字滤波器。以下应用手册提供了简要概述： Δ-Σ ADC 中的数字滤波器类型

如本 常见问题解答主题中所述、了解 Δ-Σ ADC 数字滤波器如何随时钟频率进行缩放也将大有裨益。

调整正弦滤波器陷波的频率位置可用于抑制频谱中的特定干扰。
在工业应用中、通常需要滤除50Hz 或60Hz 电源的干扰。 电源频率通常随时间变化几个100MHz。 幸运的是、SINC3滤波器在设置为50Hz 或60Hz 时的滤波器陷波非常宽、即使市电频率变化±1Hz、也能保证典型的~100dB 衰减。
通过定期测量市电频率并调整 ADC 时钟频率、可实现更高的衰减、以确保数字滤波器陷波的位置跟踪干扰的频率位置。 这意味着干扰仍然位于滤波器陷波的最深部分。

类似的概念也适用于使用宽带宽/平坦通带数字滤波器的 Δ-Σ ADC。 ADS127L01是一个具有此类滤波器选项的 ADC 示例。
这些宽带宽滤波器的主要特性之一是、它们在高于奈奎斯特频率的频率下提供非常高的阻带抑制。
假设您使用具有以下设置的 ADS127L01：WB2滤波器、f_CLK = 16.384MHz、OSR = 128、HR 模式。 得到的输出数据速率为128kSPS、数字滤波器的阻带从64kHz 开始。
在评估或运行期间、您会发现55kHz 下存在强烈干扰。 在运行期间、不能轻松地调整外部模拟低通滤波器来抑制这种干扰。 它还需要一个阶数非常高的有源模拟滤波器、以实现与 ADS127L01数字滤波器一样陡的转换。
解决此问题的方法可以是以下方法之一：

• 您可以选择更高的 ADS127L01 OSR 设置、这样可以降低输出数据速率、但也会降低阻带区的起始值。
  OSR 设置通常只能由2的幂进行调节。 当将 ADS127L01的 OSR 增大到256时、阻带从32kHz 开始、因此在55kHz 处减弱干扰。 但是、在应用中、将通带限制为25.6kHz 可能是不可接受的。
  
  
• 因此、更好的方法可能是将外部时钟频率降低至例如12.8MHz。 这会将阻带开始位置移至50kHz、以55kHz 的频率抑制干扰、但仍保持40kHz 的宽通带。

下图说明了使用上述设置的数字滤波器的频率响应。

此致、