[参考译文] ADC12DJ2700：为 TMSTP 输入连接 LVDS 源的推荐方法

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/761798/adc12dj2700-recommended-method-of-interfacing-a-lvds-source-for-the-tmstp-inputs

器件型号：ADC12DJ2700

您好！

我有一个来自 Xilinx Ultrascale 的 LVDS 输出、希望将其连接到 TMSTP 输入、并将其用作 JESD204B 同步。

我知道、当 TMSTP 用作 JESD204B 同步时、它需要低电平有效信令、因此需要直流耦合。

您能建议这样做吗？

Xilinx LVDS 规范：

谢谢你

吉尔

6 年多前

0 admin 6 年多前

TI__Guru**** 2502205 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Gil、

我们的专家之一是查看您的查询、并很快与您联系。

此致、

Dan

0 admin 6 年多前

TI__Guru**** 2502205 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你(们)好
由于 TMSTP 输入的共模电压要求较低、因此我们强烈建议使用/SYNCSE 输入来实现 JESD204同步。
您可以使用 Xilinx FPGA 的 LVCMOS 输出、也可以使用 LVDS 输出对并使用分立式 LVDS 至 LVCMOS 转换器 IC 转换为 SE、以驱动/SYNCSE 输入。
我希望这对您有所帮助。
此致、
Jim B

0 admin 6 年多前

TI__Guru**** 2502205 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Jim、

感谢您澄清并建议更好地使用 JESD204B 同步。

目前、Xilinx JESD204 IP 使用 LVDS 接口。

我们将努力将其更改为 CMOS 或使用外部 LVDS-CMOS 转换器。

我仍然希望能够为我的问题找到解决方案。

如果 TI 设计的此类接口具有较低的 CM 要求、则肯定可以满足该要求。

谢谢你

吉尔

0 admin 6 年多前

TI__Guru**** 2502205 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你(们)好
TMSTP+/-输入使用与 CLK+/-和 SYSREF+/-输入相似的输入电路。这样做是为了在这些输入和施加到 TMSTP 的信号之间提供更好的性能匹配。遗憾的是、这意味着直流耦合 TMSTP 或/SYNC 信号必须满足与 LVDS 不兼容的低共模电压要求。无法使用分立式终端从 FPGA LVDS 输出转换到 TMSTP+/-输入。使用电阻分压器实现所需的共模将导致差分幅值低于所需值。唯一的解决方案是使用 LVDS 到 LCPECL 或 LVPECL 缓冲器 IC 以及一些附加的板级端接电阻器、并设置 TMSTP_LVPECL_EN = 1。
当为 JESD204B /SYNC 使用 FPGA LVDS 输出时、在任一情况下都需要转换 IC。因此、为简单起见、我们建议使用/SYNC_SE 输入而不是 TMSTP+/-输入。
此致、
Jim B

数据转换器（参考译文帖）

数据转换器（参考译文帖）(Read Only)

[参考译文] ADC12DJ2700：为 TMSTP 输入连接 LVDS 源的推荐方法