请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS62P49 主题中讨论的其他器件：DAC34SH84EVM、 CDCE62005
您好！
我使用 DAC34SH84EVM 为 TSW4200-ADC (ADSP62P49)提供 CLK 250MHz。
我在 J9使用1 GHz 的外部 CLK、在 J10 J11上获得250 MHz 的输出 CLK。 然后、分频后的输出 CLK 被馈送到 J19处的 TSW4200-ADC。
在 TSW4200-ADC 中、J19处的外部 CLK 要求为1.5Vpp、而输出 CLK (J10)的振幅低至-5dBm (相当于0.3Vpp)。
在本例中、我安装了 R120和 R121。 我的问题是如何根据需要将 J10和 J11上的输出 CLK 振幅放大至少约1.5Vpp。
只将 R53 R56 R57 R59连接到 VCLK 以获得更大的振幅是否合适？
