This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/823915/dac8811-dac-output-update-timing
大家好、 我对 DAC 输出的更新时序有疑问。 DAC8811数据表的以下部分描述了当 CS 设置为高电平时、串行寄存器中的新数据将加载到 DAC 寄存器中。
但是 、8.5.1 DAC8811输入移位寄存器的部分描述了 DAC 输出在 SCLK 的第16个上升沿上更新、如下所示；
哪种行为正确？ 此致、 Toshi
您好、Toshi-San、
感谢您的查询。 DAC 实现了两个寄存器：一个用于捕捉(缓冲寄存器)数据、另一个用于更新(数据寄存器)数据。 缓冲寄存器是一个 FIFO、它在每个时钟上升沿以位为单位接收数据。 数据在/CS 的上升沿进行处理、如果只有数据有效、则会传递到数据寄存器。 否则、数据将被丢弃。
希望这能解答您的问题。
此致、
Uttam Sahu
应用工程师、精密 DAC
