This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC38J84EVM:DAC 无输出、即使 Tx 工作、GUI 也不显示警报

Guru**** 1860360 points
Other Parts Discussed in Thread: DAC38J84EVM, LMK04828, DAC38J84
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/819776/dac38j84evm-dac-has-no-output-even-tx-works-and-gui-shows-no-alarms

器件型号:DAC38J84EVM
主题中讨论的其他器件: LMK04828DAC38J84

我使用 Xilinx ZCU102板通过 JESD204将数据传输到 DAC38J84EVM。

我的设置:

使用 DAC38J84EVM 板载 LMK 芯片为 DAC 和 FPGA 生成内核时钟和 SysRef。

LMFK:4、4、2、10;        FPGA 时钟:184.32MHz;      串行器/解串器线路速率:7.3728MHz;       插值:4;

我只需使用"Quick Start"页面中的默认设置、然后单击按钮1 "Program Direct"、而无需在 DAC GUI 中配置任何其他参数。 相应地配置了我的 FPGA JESD Tx 内核。(我认为我正确设置了这些寄存器)

我的状态是 DAC 没有输出。 FPGA 从 DAC 接收到确认同步后、开始发送 ILA 序列、然后进行数据 传输。 如下图所示、到目前为止、Tx 似乎工作正常。

对于 DAC 部件,“我的警报和错误”页面显示了一切正常(我只使用通道0 -3)。

但我仍然无法获得任何输出。 我已短接 TXENABLE 跳线。 有人知道我可以从哪里进行调试吗? DAC GUI 中是否有任何我应该单独设置的电位寄存器?  请提供帮助、 我们将感谢您提供任何信息或直觉。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Yawen、

    我们的一位器件专家正在研究您的问题、并将很快与您联系。

    此致、

    Dan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Yawen、

    确保跳线 JP4在2-3之间有一个分流器、跳线 JP1在引脚1-2之间有一个分流器。 LED D7应亮起、指示 LMK PLL2已锁定。 您是否能够正确回读 DAC 寄存器?  您的5V 电源可以为 DAC EVM 提供多大的电流? 如果您仅使用 DAC NCO、是否会获得输出(有关此测试、请参阅随附的文档)? 这将验证电源、时钟和 SPI 是否正常工作。

    同时检查 SYNC 的状态。 如果我记得正确的话、我认为 Zync 板的 FMC 上缺少同步布线。

    此致、

    Jim

    e2e.ti.com/.../0624.DAC38J84-100MHz-NCO-Test.pptx 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的观看!

    我按照您的建议进行了以下检查、所有检查均已设置。

    我检查了 JP4和 JP1、LED D7、它们运行良好。

    我可以读回 DAC 寄存器。

    我的5V 电源提供0.67A 电流。

    我还可以从 DAC NCO 获取输出、后跟您发送的 pptx 文件。

    没错、ZCU102板缺少同步路由、我目前正在使用 TI TSW14J10 (插入器板)重新路由同步信号。 因此同步问题应该可以解决、我通过 LED 和 Xilinx ILA (内部逻辑分析仪)监控 FPGA 上的同步信号、一旦我触发 LMK04828 SYSREF、该信号就会有效地置位。

    我将附上有关我的设计的更多详细信息、供您参考。

    在我的 FPGA 设计中:

    我的184.32MHz REFCLK 源自 LMK DCLK0。

    我的 TX_CORE_CLK 也设置为184.32MHz、并源自 REFCLK。

    我的 JESD IP 内核根据以下所示的参数进行配置(在我单击"快速入门"页面上的按钮1后自动生成)。 我只指红色块区域。  

    具体配置如下:

    包括 JESD IP GUI 设置、我还使用 AXI4-Lite 总线写入寄存器 ILA 配置数据4寄存器(用于设置 N、N'和 M)。

    实际上、我不完全了解 DAC GUI 中的其他参数(不包括 DAC3XJ8X 控制 JESD 块页面)、我认为可能需要相应地调整一些重要参数。 同样、在 DAC GUI 中、我只输入:

    EVM 时钟模式:板载

    器件:DAC38j84

    DAC 数据输入速率:368.64MSPS

    串行器/解串器行数:4.

    内插:4.

    那么其他所有内容都由 GUI 自动生成。 然后、我根据 DAC3XJ8X 控制 JESD 块页面红色区域(上图所示)和下面快速入门页面中的状态块、配置 FPGA JESD204 IP 内核(上图所示)。

    这基本上是我的情况。 我的 FPGA Tx 内核似乎可以正常工作、它会在 CGS 和 ILAS 之后继续发送数据。 但绝不观察任何输出。 它始终是690mV 的恒定电流。 你有什么想法吗?

    或者、如果可能的话、无论哪种方便、您能否向我发送一些经过测试/通过的示例配置、DAC 输入速率、通道、内插的任何组合对我来说都是可以的、我只想看到通信工作正常。

    感谢您的观看! 最棒的

    Yawen

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../8053.KCU105-HSDC-Pro-User_2700_s-Guide.pdfe2e.ti.com/.../KCU105-_2B00_-ADC-and-DAC38J8x-Configuration.pptxYawen、

    随附一些使用带 KCU105的 DAC EVM 的示例。 我们没有任何使用 ZCU 板的示例。  

    此致、

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的帮助、Jim!

    最棒的

    Yawen