This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS52J90:长度匹配 JESD 输出

Guru**** 2747375 points

Other Parts Discussed in Thread: ADS52J90

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/819630/ads52j90-length-matching-jesd-outputs

器件型号:ADS52J90

这是一个有关 ADC 和 FPGA 之间 JESD CML 信号长度匹配的后续问题。 这在前一篇文章中并没有得到真正的回答,我想作一些澄清。

JESD204B 不需要差分通道之间的长度匹配。 这是该协议的一个优点。

ADS52J90不是这样吗? 它是否要求通道的长度匹配?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Patryk、  

    独立数据线不需要长度匹配。  

    如果您有多个 ADS 器件、ADC CLK、SYNC 引脚、SYSREF 引脚仍需要长度匹配。  

    谢谢!