[参考译文] ADS5294：采样时间规格

Maxime、  

ADC 采样时序很复杂。 我们通常不会释放准确的 ADC 内部采样保持电路时序。  

请告诉我们您的困惑。 然后我们可以进行解释。  

通常、您只需将 ADC 时钟上升沿作为所有时序的标记。 作为40MSPS ADC、采样可被视为25ns 的平均值、尽管采样保持电路的工作时间大约为12.5ns。  

谢谢！

小春

您好、Xiaochen、

感谢您的回复。

根据您说过的内容、我能说采样时间和保持时间都大约是 总采样周期的一半吗？  无论采样率是多少、它是否仍然为真？  

我需要估算 ADC 采样时间、因为我想知道驱动 ADC 输入的限制是多少。 正如您在上一篇文章中所知、ADC 将由 THS4541全差动放大器驱动。 我阅读了几个应用手册、其中说在 FDA 和 ADC 之间放置一个小 RC 电路通常是个好主意(我不讨论抗混叠滤波器、这个电路将通过 THS4541实现为有源滤波器)。 应用手册使用 ADC 采样时间来检查驱动电路稳定时间不会导致大于1/2 LSB 的误差。  (应用手册之一的链接： https://www.silabs.com/documents/public/application-notes/AN119.pdf )

TI 对此有何建议？ 数据表显示在 FDA 之前放置了10R 的小电阻器、但没有足够的细节来正确设计它。  

我想在 ADC 和 FDA 之间放置120R 电阻器、以便在发生故障时保护 ADC。 我认为不需要使用小型电容器。 您对此有何看法？

Maxime  

Maxime、  

我查看了芯片实验室技术手册。 它与 SAR ADC 上的趋稳时间有关。 TI 也有类似的产品。  http://www.ti.com/lit/an/sbaa173a/sbaa173a.pdf

而 ADS5294是管线式 ADC。 因此、器件实验室应用手册不适用于此处。 您可以参考不同 ADC 架构上的 TI 幻灯片。  https://www.ti.com/europe/downloads/Choose%20the%20right%20data%20converter%20for%20your%20application.pdf

在第29~30页、您将看到我们为什么建议在运算放大器和 ADC 之间使用一些 R、C 来吸收采样毛刺。  通常、您可以按照交流耦合电路的数据表应用电路进行操作。 或应用幻灯片的第30页电路

ADC 和 FDA 之间的120欧姆电阻可能太大。 我们通常使用10~5 Ω 电阻来阻止从 ADC 到运算放大器的干扰。  小电容将形成 RC、以吸收采样毛刺。  

谢谢！

小春

您好、Xiaochen、

我知道管线式 ADC 和 SAR ADC 是不同的，但我认为他们对采样时间的要求是相同的：采样电容器需要在采样时间结束前充电至低于1/2 LSB。 我弄错了吗？ 这就是为什么我问过您之前的采样时间规格是什么。

我仿真了数据表第30页中显示的内部 ADC 电路的阶跃响应、在阶跃发生器和 ADC 输入之间使用了120R 电阻器。 误差< 1/2 LSB 时、为采样电容器充电所需的时间约为5ns。 然后、我想将这些5ns 与 ADC 的实际采样时间进行比较。 如果正如您所说、在40MSPS 时的采样时间大约为12.5ns、那么我应该是正确的、因为5ns < 12.5ns。 因此、这就是我认为120R 电阻器可以正常工作的原因。 您对此有何看法？  

谢谢、

Maxime  

Maxime、  

很高兴您能详细了解我们的 ADC S/H 网络！ 您的分析是正确的。  5n最<Sample time.  

您可以继续进行设计。  

谢谢！

小春

您好、Xiaochen、

感谢您的反馈！

我有另一个与 ADC 输入相关的问题。 ADS5294输入上1K 内部电阻器与 VCM 的容差是多少？

我需要它、以便能够评估由我的120欧姆串联电阻和1K 内部电阻所做的电阻分压器导致的误差。

Maxime

通常情况下、工艺变化约为10%至15%。 因此1K 也会在该范围内变化。 这与许多外部电容器容差类似。

谢谢！

小春

您好！

您确定要讨论1K 电阻器容差而不是一些电容器容差吗？ 正如您所说、10-15%的容差是相当标准的电容器、但对于我来说、10-15%的电阻器容差似乎非常高！

谢谢、

Maxime

在信号链中、最大容差分量将是主要误差源。 通用电容器是最高容差部分。 在 IC 领域、一般而言、我们更关心匹配而不是绝对容差。

通常在多通道系统中、ch to ch varation 是一个常见的挑战。 因此、校准在开始时很常见、可以消除增益或相位差。 因此、如果分辨率值是关键规格、您可以在开始时进行信号校准。 您可以使用片上数字增益来补偿或后期处理。

谢谢！

您好、Xiaochen、

感谢您的回复。

如果我理解得好、单个 ADC 不同通道上1K 电阻器的容差可以为-/+ 15%？ 您确认吗？  

我还有关于 ADC 输入的另一个问题。 您建议使用什么电路来保护 ADC 输入免受过压影响？

我在绝对最大额定值部分看到、如果电源为1.8V、输入可以处理2.1V 电压。 ADC 是否有连接到 AVDD 的内部二极管？ 如果是、二极管可以处理什么电流？

如您所知、我使用提供3.3V 电压的 THS4541运算放大器来驱动 ADC。 如果出现故障、ADC 输入端会出现3.3V 电压、这将超过其2.1V 最大额定值。 这就是我考虑使用200欧姆串联电阻来限制流向 ADC 的电流的原因。 对于200欧姆电阻、流入 ADC 内部二极管的电流(如果您确认有一个)大约为：I =(3.3V- 2.1V)/200 = 6mA、这对我来说似乎是一个可接受的值。 您对此有何看法？

Maxime