Other Parts Discussed in Thread: ADS127L01, THS4551, ADS127L01EVM
您好！
再次感谢您对 我们先前有关 ADS127L01的问题的帮助。
我们现在能够从 ADC 获取数字数据。 ADC 使用宽带2滤波器(0.45-0.55 Fdata)在高功率模式下运行。 AD 以128kHz 的频率持续采样。 我们将推荐的设计用于 THS4551。
但是、我们在几乎所有测试中都观察到异常尖峰。 当信号不突然变化时、正弦波输入通常可以正常工作、但对于方波和脉冲输入、尖峰会发生很多。 广告似乎需要时间解决问题。 AD 连接到 Xilinx Spartan 6 FPGA。 我们已经排除了 FPGA 问题以及 ADC 之前的模拟电路问题。
是否有任何关于问题可能是什么的线索？ 我们如何解决这个问题。
谢谢你
本
您好、Keith、
非常感谢快速响应。
基准电压为2.5伏。 方波的频率为10Hz、我们将持续以128kHz 的频率进行采样。 对于锤式输入脉冲信号、每个脉冲的长度约为0.3秒。
我知道 AD 可能需要45个样本才能稳定到最终输入值的5%、我们应该在45个样本中看到振荡/阻尼。 但是、在许多情况下、我们只看到一个异常点。 因此、我觉得稳定时间可能无法很好地解释尖峰、尤其是锤子输入信号中的尖峰。 我们尝试了5次、每5次中有3次出现信号尖峰。 曲线似乎很好地跟踪输入信号。 请注意、我们使用了 NI cDAQ 生成锤子输入、因此我们知道确切的输入信号。 在锤子输入信号中、尖峰是单点而不是稳定曲线、它们似乎处于恒定水平、有什么线索？
请找到原理图。 
您好！
我们按照您的建议进行了测试。 对于方波输入、我们测量了 OUT-和 OUT+相对于接地的输出、24G1。 我们在示波器中没有看到 OUT-和 OUT+出现任何尖峰(请参阅随附的图片)。 我认为这是合理的。 任何模拟电路都具有"惯性"、信号的任何突然变化都需要能量输入、并且变化通常平滑、而不是我们在上图中观察到的突然数字值变化。
请注意、我们在 ADS127L01上使用了 Vcom1 = 1/2的 REF1 (1.65V)、VCOM1 = 1.25V 而不是1.65V。 这会影响结果吗？
我们还确认 AVDD/DVDD 引脚上具有良好的电源旁路、0.1uF 和10uF 非常靠近器件。 我们没有悬空引脚或空引脚、所有引脚均已正确接地。
然后、我们对谷歌进行了一些研究。 ADC 输出中的尖峰似乎是一个常见问题、可能是由于转换问题或 FPGA 读取数据的时序问题。 你怎么看？ 有什么建议吗？
您好、Keith、
我们尝试了直流耦合、信号正常、没有任何尖峰。
我们将尝试低延迟滤波器选项、但我不这样做是因为。 典型的过冲具有纹波(或阻尼)。 发生过冲/下冲是因为我们使用限值正弦波的总和来表示信号、例如方波。 理想情况下、我们应使用无限数量的正弦波、它们不会出现过冲或下冲。 从数学角度而言、这是时间波形到频域的傅里叶变换。 遗憾的是、通过数字信号处理、无法使用无限数量的正弦波、因此它们是波纹。 纹波的振幅应与原始时间波形的振幅相关。
然而、这与我们观察到的情况不同、尤其是在脉冲响应中、尖峰值几乎是恒定的、它们只发生在一个点、没有纹波或阻尼的迹象。 这种类型的突变更可能发生在数字端、可能是 ADC 或 FPGA 中采集数据的移位位置、或采样问题、FPGA 在 ADC 实际尚未准备就绪时获取数据。 你怎么看？
我们将尝试低延迟滤波器、但我认为这不会有帮助、我会让您随时了解最新情况。
您好 Ben、
当使用 SPI 模式时、主机需要监测/DRDY 线路、当它从高电平转换为低电平时、新数据已准备就绪、可从器件中读取。 对于默认配置、您将需要在数据表中的图91所示的下一个/DRDY 下降沿之前将32b 数据时钟输出、然后将 SCLK 低电平空闲至少4个主时钟周期。
如果您不满足这些要求以及数据表图1中的时序要求、则可能会获得损坏的读数。
如果您可以捕获/DRDY、/CS、SCLK 的波形、我将检查是否存在任何时序违规。
此致、
Keith
