This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC39J84EVM:DAC 的信号失真

Guru**** 2386620 points
Other Parts Discussed in Thread: DAC39J84
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/798469/dac39j84evm-signal-distortion-from-dac

器件型号:DAC39J84EVM
主题中讨论的其他器件:DAC39J84TSW14J10EVM

您好!

我 使用 Xilinx FPGA KC705来执行 DSP、并通过 DAC39J84将处理后的信号与 I、Q 信号一起传输。

在第一阶段、我计划将 FPGA 与 JESD204标准中的 DAC 连接、以传输正弦波。  

到目前为止、链路同步已实现。 但是、即使我匹配了所有配置参数、我也从 DAC 接收到失真信号。
LMFS =4221  K=16  我在 DAC GUI 中设置这些参数

然后我将相应的寄存器值写入 FPGA 中的 JESD 内核

地址 x008
数据 x0000_0001启用通道对齐
地址 x00C
数据 x0000_0000 [0]禁用加扰
地址 x020
数据 x0000_0001 F (每帧八位位组)= 2
地址 x024
数据 x0000_000f K (每多帧数)= 16
ADDR x014,仅发送
数据 x0000_0003 [7:0] ILA 多帧= 4
仅限 ADDR x814 Tx
数据 x000_0100 [12:8] s=1
ADDR x810 ILA 配置4
数据 x0010_1004 [20:16] N'=16 [12:8] N=16 [7:0] M=4

是否有人可以就可能出现的问题向我提出一些建议?

感谢你的任何帮助。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Star_Li:

    我们将研究您的问题、并将很快与您联系。

    此致、

    Dan
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    星型、

    我想您将通道上的错误数据发送到 DAC。 如果您使用 DAC EVM GUI 对 定制板上的 DAC 进行编程、串行器/解串器通道 交叉开关很可能 会被错误编程。  默认情况下、GUI 将按如下方式映射 DAC 输入:

    JESD 通道 ID 3   RX0

    JESD 通道 ID 2   RX1

    JESD 通道 ID 1   RX2

    JESD 通道 ID 0   RX3

    此致、

    Jim  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    星型、

    我还注意到您正在尝试使用 LMFS = 4221模式。 这不是有效模式。 您必须使用4211模式(双 DAC 模式)或4421 (四路 DAC 模式)。

    此致、

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jim、

    感谢您的回复。 这是一个拼写错误。 我想说 LMFS 是4421。 这就是我对 JESD 内核进行编程的方式。  

    只需更改土地 ID 的序列就不起作用。 我将为不同的通道发送直流信号、看看情况如何。

    谢谢、

    星号

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jim、

    在 DAC 的数据表中、它显示了一个帧汇编表。

    我为我汇编数据的方式绘制了一个套件。 正确吗?  LMFS=4421

    至于参数 K、我将其设置为 JESD 和 DAC 的16。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    星型、

    这是一个16位 DAC、而不是如上所示的14位 DAC。 没有 CS = 2。 低位字节为7:0 (1个八位位组、8位)。

    此致、

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jim、

    即使我使用了16位正弦波 LUT 且没有 cs 位、我仍然无法获取正确的数据。  

    我的传输层就像这样

    lane0_data_reg <={signal0_sampl1[15:0]、signal0_sampl0[15:0]};
    lane1_data_reg <={signal1_sampl1[15:0]、signal1_sampl0[15:0]};
    Lane2_data_reg <={signal2_sampl1[15:0]、signal2_sampl0[15:0]};
    lane3_data_reg <={signal3_sampl1[15:0]、signal3_sampl0[15:0]};

    我尝试启用扰频、但它也不起作用。

    输出数据现在就像这样。

    我实际上有一个 TSW14J10卡、但我不会使用它、因为我需要项目中的自定义固件。

     您是否在 HSDC 固件中具有 JESD 内核的寄存器值? 如果我能了解插入器卡如何在 KC705 (LMF442)中设置 JESD 内核、那就更好了。 或者、您能给我一些其他建议吗?

    谢谢、

    星号

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../TSW14J10KC705-DAC-INI-File-Guide.doce2e.ti.com/.../DAC3XJ84_5F00_LMF_5F00_442.iniStar、

    我运行442测试时 KC705使用的 JESD 参数显示在随附的 ini 文件中。 FPGA 使用的内核时钟和参考时钟频率与 DAC 时钟频率相同。 我还附上了一份说明 ini 文件的文件。

    此致、

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../3683.JESD204_5F00_TI_5F00_reference_5F00_design.pdfStar、

    以下是他们可能对您有所帮助的另一个文档。

    此致、

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    感谢您的帮助! 我很期待这件事。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Jim、

    ini 文件中的数据格式应是 SPI 的输入数据、而不是 JESD 的输入数据。 尽管所有设置都与 JESD IP 内核和 DAC 中的文件相同,但我仍然无法在示波器上看到正确的数据,这是很奇怪的。 我也仔细检查了 JESD 的所有寄存器值。

    我重新连接了转接卡、以确保 DAC 的功能正常。 我尝试发送直流数据、例如通道1为7fff、通道2为5fff、通道3为3fff、通道4为1fff。 (移除了电感器和平衡-非平衡变压器)、但我在输出端看到了0v。 有什么建议吗?

    谢谢、
    星号
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    星型、

    我建议查看可在 TI 网站的 TSW14J10EVM 产品文件夹下找到的示例源代码以及可在 Xilinx 网站上找到的示例。 您是否曾尝试使用 Xilinx 帮助网站?

    由于您修改了 DAC 输出电路、要测试 DAC 输出、您可以仅使用 NCO。 请参阅随附的文件以了解如何执行此操作。 这不需要来自 FPGA 的数据。

    此致、

    Jim

    e2e.ti.com/.../6472.DAC38J84-100MHz-NCO-Test.pptx

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jim、

    我发现问题是什么、但我还没有弄清楚如何解决。

    我生成了10位斜坡信号、示波器上显示了斜坡信号。 但是、频率比预期高4倍。 我假设信号已饱和并返回到0。 然后、我尝试使用8位斜坡信号并获得预期的信号和频率。 信号也处于满摆幅状态。  之后、我发送了一个8位正弦波、得到了正确的信号。

    在我的设置中、DAC 似乎只能考虑16位信号的8位 LSB。

    为了确保这一点、我尝试发送了几个直流信号。 直流数据0x00FF ('M16 255)是一个满摆幅信号。 0x003F (16位64)为1/4摆幅。 0x013F (16英寸) 319也是1/4摆幅。 如果 DAC 仅采用8位 LSB 是合理的、因为64+255=319。  

    在 DAC GUI 中、N 和 N'设置为16。 我尝试更改这些值、但无论这些值是多少、输出都不会更改。 我还确信 JESD IP 内核中的 N 和 N'也是16。  

    您是否知道是什么导致 DAC 的分辨率仅为8位?

    谢谢、

    星号

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    星型、

    请将随附文件中显示的 GUI 屏幕截图发送给我。 在捕获警报屏幕快照之前、请确保 先单击"清除警报并读取"。 我 想查看您是否存在任何警报。

    此致、

    Jim

    e2e.ti.com/.../DAC39J84_5F00_442.pptx

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    前三页中的设置为默认值。 感谢你的帮助。

    星号

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Jim、

    如何解读警报?

    谢谢、
    星号
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    星型、

    亮绿色圆圈表示错误。 这将在未使用的通道上随机发生。 由于您仅使用通道0-3,因此您无需担心报警。

    此致、

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    奇怪的是、8位数据变为全摆幅、在这种情况下、DAC 的输出将饱和。 尽管我设置的分辨率为16位。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    星型、

    您是否在发送二进制比较器数据并将 DAC 设置为二进制比较器格式?

    此致、

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我发送了偏移数据、并为此设置了 DAC。

    我在第一张照片中发送了8位正弦波、在第二张照片中发送了16位正弦波。 它们具有相同的设置。 但第二个看起来是饱和的。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    两者都是16位数据、但在第一种情况下、我只使用8lsb。 8 MSB 设为0。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    它最终得到解决。
    442的正确 Fram 组件应为
    lane0_data_reg <={signal0_sampl1[7:0]、signal0_sampl1[15:8]、signal0_sampl0[7:0]、signal0_sampl0[15:8]};
    lane1_data_reg <={signal1_sampl1[7:0]、signal1_sampl1[15:8]、signal1_sampl0[7:0]、signal1_sampl0[15:8]};
    Lane2_data_reg <={signal2_sampl1[7:0]、signal2_sampl1[15:8]、signal2_sampl0[7:0]、signal2_sampl0[15:8]};
    lane3_data_reg <={signal3_sampl1[7:0]、signal3_sampl1[15:8]、signal3_sampl0[7:0]、signal3_sampl0[15:8]};

    dac39j84数据表第33页中显示的信息不正确。

    谢谢、
    星号