This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC3482:间歇性杂散

Guru**** 2826755 points

Other Parts Discussed in Thread: DAC3482

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/802746/dac3482-intermittent-spur

器件型号:DAC3482

大家好、

我在 DAC3482的输出端发现了间歇性杂散。 将 ReG_0x00=从 0xF288更改为0xF287后、我可以移除杂散。 在 Reg_0x24中调整数据 aly 也可以解决该问题。

我想知道原因。 在这种情况下、Reg_0x00和 Reg_0x24做了哪些改进?

谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Di Wang、您好!

    您的 FPGA/ASIC 与 DAC3482 LVDS 总线数据接口之间很可能存在一些设置/保持时间冲突。 您需要确保 LVDS 数据与 LVDS 数据通信(DDR)之间的建立/保持时间良好、以确保接口之间没有位错误。 调整数据接口设置/ hodl 时间的一个好方法是0x24寄存器。

    将0x00从0xF288更改为0xF287也会更改内部时钟分频器的同步。 您可以参阅以下应用手册以了解详情:

    http://www.ti.com/lit/an/slaa584/slaa584.pdf

    -Kang