This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC38RF82EVM:最小外部时钟频率?

Guru**** 2380860 points
Other Parts Discussed in Thread: DAC38RF82, DAC38RF82EVM, LMK04828
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/868886/dac38rf82evm-minimum-external-clock-frequency

器件型号:DAC38RF82EVM
主题中讨论的其他器件:DAC38RF82LMK04828

尊敬的团队:

我的客户希望将我们的 DAC38RF82与1.9GHz 的外部参考时钟配合使用。

我们尝试在 EVM 上运行此模式、但没有成功。
我们在 CMODE1 (具有高振幅时钟的直接外部时钟模式)下工作。
如果我们采用3GHz 的 SE 时钟频率、它运行良好、但是当我们将频率降低到1.9GHz 时、DAC 不输出任何内容、也不会在 HSDC Pro 或 GUI 上宣布任何错误。

虽然数据表中规定差分 f_DACCLK 的频率范围为0.1至9GHz、但数据表中的任何位置都未定义 DACCLKSE 引脚的最小频率(单端 DAC 时钟输入)。

因此,我们的问题是:

1、如何在外部低电平时钟低于2GHz 的情况下运行 DAC38RF82EVM?

即使我们将电路板上的电容器固定在通过 T1变压器的位置、此变压器的最小频率也是3.5GHz。

2.这是 DACCLKSE 最小频率还是任何其他器件的限制?

此致、

NIR

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    NIR、

    GUI 正在为 TSW14J56EVM FPGA 时钟计算错误的分频器值。 当我进行测试时、在使用 LMF = 841、int 8x、1 IQ 对和1900MHz 时钟的情况下、FPGA CLKout 0和1的 DCLK 分频器设置为4、但这确实需要进行2分频。 进行此更改后、我得到了有效输出。 点击"发送"后、HSDC Pro 将显示所需的 FPGA 时钟速率。 返回到 DAC GUI、确保正确设置分频器以创建该输出。 请记住、在进入 LMK04828输入之前、提供给 SMA J1的输入时钟会经过4分频器件。

    在此示例中、FPGA 需要237.5MHz 时钟。 将1.9GHz 输入除以4 将导致 LMK 接收到475MHz 时钟。 然后、需要将 CLKout 0和1分频器设置为"2"以 创建 正确的频率。  

    此致、

    Jim