This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC43608:关于左侧高电平

Guru**** 2502205 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/814261/dac43608-regarding-left-high

器件型号:DAC43608

您能否支持回答以下问题?

1、是否会"保持高电平"开漏? 还是使用 VDD 保持高电平?

2、如果"左高电平"是开漏、那么将 SDA 连接到+3.3V 系统是否安全?

数据表第22页: http://www.ti.com/lit/ds/slaseq4a/slaseq4a.pdf

'未确认是指 SDA 线在第九个时钟周期的高电平期间保持高电平、如图56所示。'

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Kenma-San:

    感谢您的查询。

    I2C 引脚为开漏引脚。 这意味着、器件仅在必要时将其拉低。 上拉电阻器可确保在器件未将引脚驱动为低电平时默认保持高电平。

    2.关于将它们连接到 VDD、您不应直接连接它们。 您应该使用上拉电阻器:2K 或更高。

    希望这能解答您的问题。

    此致、

    Uttam Sahu

    精密 DAC 应用工程师