This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC38RF83:启动行为

Guru**** 1831610 points
Other Parts Discussed in Thread: DAC38RF83
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/808236/dac38rf83-start-up-behaviour

器件型号:DAC38RF83

你好!

图167中描述了 DAC38RF83的建议启动序列。 您能告诉我们、在电源已经提供但尚未提供复位脉冲的情况下、DAC 在这段时间内的行为是怎样的? DAC 寄存器是在加电时初始化还是填充随机值? 在此期间、DAC 是否尝试按照随机初始化的寄存器运行? 是否可以将复位脉冲延迟到未定义的时间、或者应该在提供电源后尽快完成、以防止 DAC 无法预测的运行?

此致、Victor。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Victor:

    我们的一位器件专家正在研究您的问题、并将很快与您联系。

    此致、

    Dan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    维克多

    上电后、如果未应用复位、则寄存器处于未知状态。 建议尽快发出复位以将器件置于初始化状态。 还建议将 TXENABLE 保持在低电平、以强制 DAC 达到中量程、直到器件启动并正常运行。 如果您没有连接到外部 TXENABLE 引脚、则有一个内部下拉电阻器、可将该输入保持在低电平。 然后、在器件配置完毕后、用户可通过在软件中将 TXENABLE 设置为高电平来覆盖此设置。

    此致、

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您的回复。

    复位电路电平敏感还是需要边沿(上升/下降)? 我能否在 resetb 引脚上放置一个1k Ω 下拉电阻器来克服内部10k 上拉电阻、以便在 FPGA 尚未配置的情况下使 DAC 在上电后保持复位状态?

    此致、Victor。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    维克多

    复位需要是脉冲、宽度必须至少为25ns。 只要您仍然可以将此输入驱动至逻辑高电平、就可以放置1K 下拉电阻器。

    此致、

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jim、

    如果我理解正确、只要在加电时下拉复位、DAC 就不会进入复位状态、它仍然保持未定义状态。 因此、在复位时没有下拉电阻器的意义、因为它不会改变任何东西。 正确吗?

    此致、Victor。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    维克多

    上电时保持复位低电平将强制寄存器设置为默认值。 但并非每个寄存器都具有复位控制、因此在复位模式下 DAC 中仍有可能出现问题。 因此、我们建议在配置 DAC 并使其正常运行之前将 TXENABLE 保持在低电平。

    此致、

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    非常感谢 Jim 的回复。 现在很清楚。

    此致、Victor。