This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS54RF63:将采样率设置为高于500Msps 时、必须使用高速 IF 低抖动时钟解决方案。

Guru**** 2386180 points
Other Parts Discussed in Thread: ADS5440
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/830623/ads54rf63-if-low-jitter-clock-solution-for-high-speed-must-be-used-when-set-the-sample-rate-to-higher-than-500msps

器件型号:ADS54RF63
主题中讨论的其他器件:ADS5440

如果在将采样率设置 为高于500Msps 时必须使用高速低抖动时钟解决方案。

数据表显示该 CLK 解决方案很有用、但当我研究 EVM 板设计时、我发现他们不使用该 CLK 解决方案。 那么、您能否告诉我该 CLK 解决方案是否必要?

注意:我研究过的 EVM 电路板为"ADS5440/44/63/74 EVM"和"ADS54RF63-ADX4单通道、12位、2.2GSPS 评估模块"。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Johnsen、  

    我们将仔细研究您的问题、并尽快回复您。  

    优素福