[参考译文] DAC3484：如果背景噪声不佳、则为6.5Mhz 输出？

admin

Other Parts Discussed in Thread: TRF3705, DAC3484

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/828638/dac3484-the-6-5mhz-output-if-background-noise-is-bad

器件型号：DAC3484
主题中讨论的其他器件：TRF3705、

尊敬的教授：

我将 DAC3484+TRF3705用于 CDMA，射频频谱背景噪声非常高，它来自 IQ 信号 6.5m (-40dbc），演示为-70-80dbc，因此我想了解如何修改设计。下图正常和异常图像显示：如下所示

6 年多前

0 admin 6 年多前

TI__Guru**** 2388120 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

我想 LVDS 时序有问题

0 admin 6 年多前

TI__Guru**** 2388120 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Bo、

我们将对此进行研究、并将很快再次与您联系。

您能否告诉我们您使用的时钟速率、内插、NCO 频率或/或任何其他系统参数？

您是否尝试仅使用 NCO 而不是输入模式？这可能是一个良好的起点。

此致、

Dan

0 admin 6 年多前

TI__Guru**** 2388120 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

博城

您是否知道 TRF3705的额定频率仅高达4GHz？您远高于最大频率、这可能会导致性能不佳。

优素福

0 admin 6 年多前

TI__Guru**** 2388120 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Dan：

现在、我不会检查软件，相同的配置在我的旧板上工作正常。

我调试我的硬件，我并行连接 DACCLKP/N 上的50-100pF 电容，本底噪声可以很好地降低，我怀疑时间原因是什么，但我很困惑它如何影响模拟 IQ 输出？

0 admin 6 年多前

TI__Guru**** 2388120 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

博城

使用配置0x24 (或 CONFIG36寄存器)来调整 LVDS 总线的设置/保持时间。可以通过内部 LVDS 数据或数据通信延迟来调整设置/保持时间、以匹配外部时序。每个延迟所需的最小设置/保持时间根据 CONFIG36设置进行移位。客户将需要测量每个与 DATACLK 相关的 LVDS 引脚、以确保满足良好的设置/保持时间。否则、将出现位错误