This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC34J43EVM:关于 LVDS 到 LVPECL 同步引脚的直流耦合转换

Guru**** 2386600 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/840157/adc34j43evm-about-lvds-to-lvpecl-dc-coupled-translation-of-sync-pin

器件型号:ADC34J43EVM

我对此不是很了解。

电路板的 SYNCP 和 SYNCM 用于与 LVDS 进行直流耦合、对吧? 但 CLK 和 SYSREF 旨在用于 LVPECL 交流耦合、为什么 SYNC 是 LVDS 直流耦合? 数据表显示 SYNC 引脚的共模电压在内部偏置为0.9V、为什么在外部再次偏置为0.95Vcm?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Diversger、

    SYNC 信号应该是直流耦合、因为它实际上不是交流信号。 SYNC 在 JESD 链路建立期间被拉至低电平、并保持低电平直到链路建立(然后再次变为高电平)。

    我们正在尝试将传入 LVDS/LVPECL 同步 信号的直流电平与内部偏置 ADC 同步引脚的直流电平匹配(如果同步信号是交流耦合的、我们不需要担心这一点)。 该电平转换方法为0.95VDC (根据数据表也可以是0.9V)有点粗糙、但可以完成工作。 如果您愿意、可以使用类似这样的电平转换器、但需要向电平转换器提供直流电平。

    http://www.ti.com/lit/ds/symlink/sn74avc2t244.pdf

    此致、

    Dan