This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1675:数据转换时序

Guru**** 2526700 points
Other Parts Discussed in Thread: ADS1675

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/837489/ads1675-data-conversion-timing

器件型号:ADS1675

Hallo。

我将使用具有以下设置的 ADS1675。
・FPATH = 1
・LL_CONFIG = 1
・DRATE [2:0]= 011。  数据速率= 1000 [kSPS]

当 START 引脚保持高电平时、在 DRDY 的高时序对数据进行采样。
我希望精确测量数据转换时间。 数据转换后、DYDY 在变为高电平之前有多少个时钟?

数据表表中的稳定时间是否为116tclk?

此致。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    START 从低电平转换为高电平后的第一次延迟为116tclk、加上一些开销、如图38所示。  但是、只要 START 保持高电平、所有后续 DRDY 脉冲将在32 tclk 时发生。

    如果 START 被拉至低电平然后再拉至高电平、则您将再次具有116tclk 延迟。

    此致、
    Keith Nicholas
    精密 ADC 应用

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Keith Nicholas

    感谢您的回答。
    我了解 DRDY 何时发生。
    在 START 从低电平转换为高电平后、A/D 是否每32 tclk 转换一次数据(采样保持)?

    此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,

    在 START 从低电平转换为高电平后、将出现116tclk 延迟和开销。  如果在第一个延迟后 START 保持高电平、则是、ADC 将每32个 tclk 转换一次数据(/DRDY 将脉冲高电平)。

    此致、
    Keith