This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS5562:低速模式下的 CLKout

Guru**** 1874820 points
Other Parts Discussed in Thread: ADS5562
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/849461/ads5562-clkout-in-slow-speed-mode

器件型号:ADS5562

您好!

我对 ADS5562有疑问。


-采样频率:12.5MHz
-低速模式(将 SCLK 引脚连接至高电平)
-CMOS 模式

[第1季度]
它们的 CLKOUT (5引脚)占空比不是50%。
其测量结果约为78%。
这是为什么?
是否存在导致上述问题的任何可能原因?

- LVDS 和 CMOS 模式的 D/S、P15、6.11时序特性
 并行 CMOS 模式:CMOS 输出时钟占空比= 50%


以下数据的测量条件为默认速度​​模式。
我认为它在低速​​模式下使用时可能不适用。

CLKout 的重要作用不是占空比、而是上升沿。
因此、我认为我不需要担心占空比不是50%。

[第2季度]
我要求他们调查波形、看看它们是否满足以下条件:
-较低采样频率下的 D/S、p16、6.14时序特性
- D/S、P18、 图5。 CMOS 模式时序

因此、
tPDI =约70ns
Tsu =约25ns
TH =大约55ns
这一结果似乎不符合要求。

这是为什么?
是否存在导致上述问题的任何可能原因?

此外、我认为即使使用 SEN 控制引脚调整输出时钟位置、也无法满足请求。
我应该怎么做?

此致、  
Kaede Kudo

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Kaede、

    确保满足以下条件:

     1:复位引脚连接 至3.3V。   

    SDATA 引脚连接至 GND。

    SEN 引脚连接至3.3V

    为了 实现正确的 CMOS 输出模式、DFS 引脚被设定为1.23V (3/8 * DRVDD)或者2.06V (5/8 * DRVDD)。

    此致、

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jim、  

    感谢你的答复。

     1:复位引脚连接 至3.3V。   
    ->是。 复位引脚连接到 DRVDD。

    SDATA 引脚连接至 GND。
    ->打开。  但我 kΩ 这是可以的、因为它有一个连接到 DRGND 的内部100k Ω 下拉电阻器。

    SEN 引脚连接至3.3V
    ->打开。  但我 kΩ 这是可以的、因为它有一个连接到 DRVDD 的内部100k Ω 上拉电阻器。

    为了 实现正确的 CMOS 输出模式、DFS 引脚被设定为1.23V (3/8 * DRVDD)或者2.06V (5/8 * DRVDD)。
    ->DFS 引脚设置为1.99V (5/8 * DRVDD)。

    * DRVDD 引脚= 3.21V
    * AVDD 引脚= 3.2V

    他们还检查了 OE 引脚上的电压。
    OE 引脚设置为开路。
    OE 引脚= 2.36V

    与 OE 引脚一样、也检查了从内部上拉至 DRVDD 并保持开路的 SEN 引脚。
    SEN 引脚= 3.16V

    此致、

    Kaede Kudo

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jim、  

    很抱歉、我将修改前面的一些答案。

    为了实现正确的 CMOS 输出模式、DFS 引脚被设定为1.23V (3/8 * DRVDD)或者2.06V (5/8 * DRVDD)。
    ->DFS 引脚被设定为1.19V (3/8 * AVDD)。

    由于它们是指用户指南电路、因此它们连接到 AVDD 而不是 DRVDD。
    但用户指南电路是 ADS61x9。
    我认为 DFS 引脚连接到 DRVDD。
    这是问题吗?

    此致、  

    Kaede Kudo

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Kaede、

    我认为这不是问题。 我建议将 DFS 更改为(5/8 * AVDD)并验证输出从二进制补码切换到偏移二进制。

    此致、

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Kaede、

    您能否根据数据表更改 SEN 以查看 CLKOUT 是否相对于输入时钟移动?

    另一个可能存在的问题 是、在加电后、复位输入必须等待至少5ms 才能变为高电平(数据表中的图1)。  您是否有办法延迟复位、因为它看起来直接连接到3.3V?  

    此致、

    Jim

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jim、  

    感谢你的答复。

    我给了他们你的意见。
    没有他们的反馈。

    不过、我认为复位时序是原因。
    正如您所评论的、它们会将复位终端上拉至电源。
    我认为可以通过改进复位时序来解决这个问题。

    感谢您的合作!

    此致、  

    Kaede Kudo

x 出现错误。请重试或与管理员联系。