[参考译文] DAC38RF80EVM：LMK 输出时钟

您好、Jared、

我们正在调查您的问题、并将很快再次与您联系。

此致、

Dan

Jared、

我假设您在 J1上有一个时钟输入来提供 DACCLK+/-。 该时钟还会进入一个4倍时钟分频器(U30)、然后该分频器为 LMK 提供信号。 如果跳线 JP10上的分流器被移除、这个分压器被断电并且 LMK 将不运行。 验证是否存在分流器。 上面的设置看起来不错、应该有一个输出 J24。这将 是一个低电平信号、因为它只获得一个 LVDS 输出的一个桥臂。  

此致、

Jim

Jim、

是的、由于某种原因、J10上的跳线肯定被移除。 我们现在在 J 24处获得输出。 谢谢！

我确实注意到、该信号的频率没有按预期工作、想知道您是否知道原因。 例如、我使用输入 DAC 时钟频率对其进行了测试。 4915.2 MHz。 在进入 LMK 之前、我知道它获得/4。 然后在上面显示的页面上、您可以选择将 LMK 时钟频率除以介于1-32之间的另一个因子。 但是，有两项意见：
1) 1)无论额外的分频值如何、在数学计算频率 J24时、频率似乎不接近预期的输出频率(知道该值会有一定的容差)。
2) 2)更改输出频率时、输出频率看起来不一致。 例如、如果我循环遍历所有分频器值、然后返回到先前尝试的值、我将得到完全不同的值。

您是否想知道这两种观察的原因？

Jared、

LMK 是否配置为在时钟分配模式或 PLL 模式下运行？ 如果是 PLL 模式、您可能没有将 VCO 锁定在 LMK 内部。 如果使用此模式、PLL2_LOCK LED 应亮起、指示 VCO 锁定到122.88MHz VCXO。 如果您仍需要有关此方面的帮助、请发送所有 LMK 选项卡的屏幕截图。

此致、

Jim

Jim、

如果我错了、请纠正我的问题、但是如果使用的是外部 DAC 时钟、那么 LMK 应该处于时钟分配模式是正确的？ 或者、我是否必须启用 PLL (在快速入门页面上)、将时钟连接到 J4并设置其频率、然后该时钟用于合成来自 LMK 的输出时钟？

Jim、

以下是 DAC EVM GUI 中 LMK 配置的屏幕截图以及 LMX2595的时钟设置：

我认为时钟分配模式的所有设置都是正确的。 我将 DAC 配置为使用4915.2MHz (默认值)的时钟运行。 因此、当它被4分频时、我应该得到一个1228.8MHz 的 Fin 频率进入 LMK。 然后、我打开 DCLKOUT 并将分频器设置为6。 然而、尽管预期为204.8MHz、我在该 SMA 处获得的频率大约为350MHz。 我已经尝试过其他分区、但数学并不适用于其中任何一个分区。 我缺少什么吗？

进行了比较

Jared、

LMX 时钟输出应连接到 DAC EVM 的 J1、并应安装 JP10。 根据我之前给您的信息、LMX 是否有可能无法为 DAC 接口提供足够的输出功率？

此致、

Jim

Jim、

根据我们在这里进行的一些测试、输出似乎完全处于 DAC EVM 用户指南中列出的建议值3-7 dBm 以内。  

除了 DACCLK+/-之外、是否还必须连接中的 LMK 才能使 FIN 信号处于足够高的功率输出以实现时钟分配模式？

进行了比较

Jared、

它不是。 LMK 在经过4分频后从该源获取其时钟。 为了进行完整性检查、是否可以使用信号发生器作为输入源？

此致、

Jim

Jim

这就是我根据原理图认为的、分频时钟和 LMK 输入会合并成同一个 LMK FIN/CLK1输入引脚。

我可以尝试使用信号发生器。 但是、由于我对电路板进行了修改以适应差分时钟、如果我只在 p 桥臂上提供一个输入时钟信号并将其编程为单端信号、DAC 是否仍能正常工作？ 还是必须将单端信号转换为差分信号？

进行了比较