[参考译文] ADS7949：以3MSPS 运行、具有短数据帧

admin

Other Parts Discussed in Thread: ADS7949

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/780478/ads7949-operation-at-3msps-with-short-data-frame

器件型号：ADS7949

根据数据表(删除了10/12位信息)"ADS79479是8位2MSPS 模数转换器(ADC)。器件以2MSPS 采样率运行、具有标准16时钟数据帧。此外、ADS7949 (8位)可在3MSPS 下运行、且具有针对时钟数量进行优化的短数据帧、足以进行转换、而性能丝毫不下降。"

我对这种3MSPS 操作的工作方式有点困惑。是否必须通过某种方式为3MSPS 运行设置 ADC？它能否无限期地以3MSPS 持续运行？简而言之、如果3MSPS 下的性能没有下降、那么该产品是什么使其成为2MSPS ADC 而不是3MSPS ADC？

我正在寻找具有串行 SPI 输出和仍然是低成本的高数据速率(理想情况下>2MSPS)的8位(不能更高)差动或伪差动 ADC、因此这个问题。

谢谢！

6 年多前

0 admin 6 年多前

TI__Guru**** 2386620 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Noah、您好！

欢迎访问 TI 的 E2E 社区！

ADS794x 系列需要80ns 的采集时间。转换时间取决于位数。对于 ADS7949、转换时间为8.5 SCLK 周期。当 SCLK 在34MHz 推荐速率下运行时，8.5个时钟周期等于1/34MHz*8.5=250nS。总采样时间等于采集加转换、或80ns+250nS=330nS。您可以在 SCLK 的第9个上升沿之后将/CS 置为高电平、然后在80ns 后将其恢复为低电平、以实现330nS (3Msps)的总采样时间。数据表的"16时钟帧"部分对此进行了说明。在这种情况下、您无需提供16个时钟、仅需9个 SCLK 上升沿。

在上述运行模式下、为了实现3Msps、采集时间的最小值仅为80ns。这将对输入驱动放大器产生更高的需求。如果您在2Msps 时的表现足够好、那么转3Msps 可能会导致性能下降、但这是由于外部放大器而不是 ADC 造成的。数据表的"应用信息"部分更详细地讨论了输入驱动器。

此外、请注意、ADS794x 系列确实具有差分输入、但相对于 GND 引脚、负输入(AINxN)限制在+/-0.2V 以内。

此致、
Keith N.
精密 ADC 应用

数据转换器（参考译文帖）

数据转换器（参考译文帖）(Read Only)

[参考译文] ADS7949：以3MSPS 运行、具有短数据帧