This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS54J54:4引脚模式下 SDOUT 引脚的状态

Guru**** 1821780 points
Other Parts Discussed in Thread: ADS54J54
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/610317/ads54j54-the-state-of-sdout-pin-in-4pin-mode

器件型号:ADS54J54

您好!

我的客户对 ADS54J54有疑问。

[问题]
当 SDENb (第4个引脚)在4引脚模式下为高电平(未使用)时、您能告诉我 SDOUT 引脚的状态吗?

此致、  
Kaede Kudo

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Kudo-San、

    我将对此进行研究、并尽快回复您。

    此致、
    -Steve Wilson
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Wilson-San、

    感谢您的快速响应。
    我将等待您的回答。

    此致、
    Kaede Kudo

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Kudo-San、

    我今天能够确认、当 SDEN id 为高电平时、SDOUT 为逻辑低电平。

    此致、
    Steve Wilson