[参考译文] ADC08200：ADC08200

你好，Svetlana

由于缺少专用输出数据时钟以及数据相对于输入时钟的相对较大的输出延迟和保持时间(以及这些时间的最小/最大变化)、因此从 ADC08200可靠地捕获数据可能有点困难。 因此、ADC08B200是一款具有数据时钟的备选器件、应予以考虑。

最佳配置是利用捕获 FPGA、该 FPGA 可以根据 ADC 输入时钟调整数据选通瞬间。 可以在一个范围内扫描延迟、发现数据不稳定点、然后设置延迟以提供最大捕获时序裕量。 由于没有可用的数据测试模式、这种方法需要对输入信号有所了解、理想情况下将信号设置为中标度以提供接近7Fh、80h 转换点的数据值。

我希望这对您有所帮助。

此致、

Jim B

Jim、您好！

我们已经有一个具有 ADC08200器件的电路板。

我们的板有问题、偶尔会有一个错误的样本。

我想确保我们清楚地了解 ADC08200器件的时序规格。

最小 Toh 是多少(请参阅随附的图)？

是0nsec 还是1.9nsec？

谢谢、

Svetlana。

e2e.ti.com/.../ADC08200_5F00_timing.docx

你好，Svetlana

这是一个相当旧的器件、除了数据表中的信息之外、我没有很多可用的信息。 因此、我无法提供有关 Toh min.的任何指导 但是、我从一位前同事那里找到了一些关于同一主题的信息：

" Tod 和 Toh 之间的唯一区别是、Toh 是在 dout 波形的10%/90%点测量的、而 Tod 是在 VDR/2点测量的。 (图2中现在显示了这种情况)

否则、它们都试图表示相同的 Clk 到数据延迟。 我们在数据表中显示了 Toh、只是为了提供额外的指南。 我们在 Toh 上的数据有限-这就是为什么只指定典型值的原因。 在温度范围内、最小/最大限制只能针对我们有更好数据的 Tod 指定。

在您的分析中、我们认为 ToD-Min 将提供与 Toh 相同的功能-只要您适当考虑数据和时钟信号的上升和下降时间。 在我们的测试中、我们看到数据输出的上升时间(TR)约为2nsec、下降时间(TF)约为3nsec (10%至90%)。 必须强调的是、这些 TR/TF 数值基于实验室观察结果的一个小样本、绝不是有保证的限值。"

我希望这对您有所帮助。

此致、

Jim B

您好、Jim、

为了确保我们理解正确、您能否在6.25nsec 周期内添加采样窗口的图？

谢谢、

Svetlana。

你好，Svetlana

此处的图显示了基于最小/最大 ToD 规格和160MHz 时钟速率的输出数据时序。

e2e.ti.com/.../ADC08200-Data-Timing-160-MHz-Clock.pdf

此致、

Jim B