请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DAC3484 主题中讨论的其他器件： DAC3482
您好！
我们需要以200MSPS (即 FPGA 和 DAC 之间)运行 DAC3484的每个数字通道、接口为字宽模式(即、在数据时钟的两个时钟周期内为4个 DAC 通道发送一个采样)。 这会导致 FPGA 和 DAC 之间以400MSps 的速度运行 LVDS 接口(Fdata)(两个时钟周期在上升沿和下降沿(DDR-LVDS)上承载4个样本。
PG 15的数据表显示 Fdata 最大为312.5MSps。 这是针对每个通道还是针对整个接口？
如果我们看一下 DAC3482 (2通道版本而非4通道版本)的数据表、则在 PG 15上、提到了字宽模式下的最大 Fdata 为625MSps、字节宽模式下的最大 Fdata 为312.5。
请提供建议并感谢您的帮助、
此致、
SM