This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS8885:3线数字接口故障排除

Guru**** 2394305 points
Other Parts Discussed in Thread: ADS8885, SN6501, LM7705, THS4521

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/754423/ads8885-troubleshooting-3-wire-digital-interface

器件型号:ADS8885
主题中讨论的其他器件: SN6501LM7705THS4521

您好!

我正在研究一个采用 ADS8885差动 A/D 转换器的数据采集块。 我无法通过3线数字接口从转换器检索数据。 为简单起见、我不使用忙指示灯功能。 数据表的第5页和第21页指定了协议。

如果转换数据的前 N 位为0、我就能够获取这些位。 然而、在 DOUT 上输出第一个1后、ADS8885输出缓冲区似乎复位、并且随后的时钟边沿生成一个重复的位序列。 下面的示波器波形显示了 SCLK 和 DOUT。 DOUT 在 第3个下降时钟边沿之前错误地从高电平变为低电平。 接收到的18位数据序列如下:

001001001001001001

通过降低差分输入电压、我能够获得其他序列、但它们遵循相同的错误模式:

000100010001000100

0000100001000

000001000001000001

下面显示了我正在使用的原理图和电路板的相关部分。 您是否有解决此问题的建议?

谢谢!

Wesley Hileman

===================

示波器跟踪:SCLK (黄色、1V/分频)和 DOUT (粉色、1V/分频)。 水平500ns/分频。 CONVST 的下降沿发生在 DOUT 的第一个下降沿之前。 在示波器跟踪持续时间的剩余时间内、CONVST 保持低电平。

原理图(数字部分)

PCB (盒装区域对应于原理图):

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Wes、

    这可能是电源噪声相关或时序问题。

    1.将 L3替换为0欧姆跳线,以减少 DVDD 引脚上可能出现的振铃。
    2.验证 AVDD 和 DVDD 是否为3.3V。
    3.验证 VREF 是否介于2.5V 和5V 之间。
    4.确认 AINP 和 AINM 介于0V 和 VREF 之间。
    5、确认 CONVST 保持高电平至少1.3 μ s、以完成转换。
    6.如果可能,使用 CONVST、SCLK 和 DOUT 捕获一个全帧(转换)的屏幕截图,类似于数据表中的图1。

    旁路电容器不在理想位置;如果没有上述任何帮助、您可能需要在引脚2 (AVDD)和引脚5 (GND)之间直接添加一个0.1uF 电容器、并在引脚10 (DVDD)和引脚5 (GND)之间添加另一个0.1uF 电容器。

    此致、
    Keith N.
    精密 ADC 应用
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Keith、  

    感谢您的建议、事实证明它们非常有用。 相对于模拟接地层、我测量的 AVDD 和 DVDD 为3.3V、VREF 为4.5V、AINP 为3.0V、AINM 为2.6V。 在每个 SPI 事务期间、AVDD/DVDD 上的振铃在相对于模拟接地的示波器上不可见。 我使用0欧姆跳线绕过 L3、但问题仍然存在。 我计划根据您的建议在 AVDD/DVDD 和 GND 之间添加0.1uF 电容。

    下面是一条示波器跟踪、其中显示了使用 CONVST、SCLK 和 DOUT (无忙指示器)的3线传输:
    (3V/垂直除法、3.2uA/水平除法)

    我还尝试了使用忙指示器功能的3线传输。 交易开始出现在下面的跟踪中:
    (3V/垂直除法、1.3us /水平除法)

    以下是基于此跟踪的概念:

    在 CONVST 上的脉冲之后、转换开始、DOUT 进入三态并开始上拉。 转换完成、DOUT 驱动为低电平。 SCLK 下降沿开始时钟输出转换数据。 但是、当 DOUT 首次驱动为高电平时、另一个转换似乎开始。  DOUT 再次进入三态、但由于上拉电阻而保持高电平。 转换在下一个 SCLK 下降沿之前完成、DOUT 驱动为低电平、违反了协议。  

    当 DOUT 驱动为高电平时、我怀疑 DOUT 和 CONVST 引脚之间的电容耦合可能会在 CONVST 上产生脉冲、从而在为剩余数据计时之前开始另一次转换(ADS8885封装的 CONVST 和 DOUT 引脚相邻)。 在迹线中、当 DOUT 驱动为高电平时、可在 CONVST 上看到脉冲。

    ===

    感谢你的帮助。 非常感谢 TI 提供的支持。

    此致、
    WES

     

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Wes、

    我想您正走正确的道路。 噪声似乎导致该部件开始另一次转换。 您可以尝试在 CONVST 引脚上添加一个小型10-100pF 电容、并在 AVDD 和 DVDD 引脚上添加0.1uF 电容接地。

    您可能还需要更改部件、以消除可能损坏的器件。

    祝你好运。
    此致、
    Keith
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Keith、

    我在 DVDD 和 AVDD 引脚上添加了0.1uF 电容、在 CONVST 引脚上添加了47pF 电容。 CONVST 引脚上的电容似乎用来防止错误的转换。 我必须在 SCLK 引脚上添加另一个47pF 电容、因为会出现类似的问题:DOUT 的每个上升沿都会将一个脉冲耦合到 SCLK 中、并计时出一个额外的位。 为了减少振铃、我将499欧姆电阻器与 SCLK 和 CONVST 线路串联。

    我对数字输出的稳定性有一些疑问:在18位中、直流输入只有8位保持恒定。 我认为这是一个单独的问题、如果我无法解决、我计划单独提出一个问题。

    谢谢、
    WES
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Wes、

    进入转换结果的噪声可能会进入输入或基准。 快速检查是将 ADC 的输入引脚对地短路。

    该设计似乎对数字输入上的噪声过于敏感。 通常不需要添加 RC。 观察电路板布局、您会发现接地层是分开的(我假设是模拟层还是数字层)。 这两个接地端在电路板上的哪个位置连接在一起? ADC 正下方的两个平面之间应该有一个低阻抗连接、否则、数字返回电流会被强制流过模拟电路的敏感区域、例如基准。

    查看您的电路板、您会发现电源、模拟信号和数字部分的位置很好。 您可能根本不需要接地分离(我们通常尝试使用实心接地层来设计 EVM 板)、但至少应在 ADC 处建立实心连接。

    此致、
    Keith
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Keith、

    下面是一个底部铜层的图像、显示了模拟和数字接地的分离:

    最右边的部分是数字接地、而模拟接地相邻。 它们在靠近电路板右上角的12V 电源输入处进行连接。 模数转换器位于模拟接地的右下角上方。

    正如您所建议的、我认为这种布局会使数字返回电流在模拟基准电路下流动、从而在转换中引入噪声。 我要将 AINP 和 AINM 引脚短接至接地端、以验证噪声源。 为了进行改进测试、我可能会尝试在模数转换器附近的模拟接地和数字接地之间建立低阻抗连接。

    感谢您的支持。

    WES

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Keith、

    当我将 ADC 输入(引脚3和4)短接至接地(引脚5)时、我始终获得0x00000样本。  当我将 ADC 输入保持连接并将差分输入短接至系统时、样本中的噪声仍然存在。 我在 ADC 输入端并联了一个10uF 陶瓷电容器、将输入滤波器的-3dB 带宽从大约800kHz 降低到800Hz。 这显著降低了样本中的噪声;对于直流输入、标准差约为2个 ADC 单元。 我还尝试在 ADC 附近的模拟和数字接地层之间创建低阻抗连接、但我无法注意到对样本噪声的影响。

    根据这些结果、我怀疑大多数噪声都是通过 ADC 输入传入的。 此设计包括一个 LM7705开关电容器偏置发生  器和一个可能导致噪声的 SN6501推挽驱动器。 下面是供参考的完整原理图:

    此致、
    WES

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Wes、

    接地平面布局将导致高速数字电流流流过基准电路。 这将对系统中的整体噪声产生一些影响。 由于您在 SCLK 和 CONVST 引脚上添加了一个 RC 以使通信正常工作、这也有助于噪声耦合到基准中。

    我建议您在返回信号链时跟踪噪声进入的位置(可能位于多个位置)。

    首先将原理图中的 VN2/VP2接地、以隔离电路的 THS4521+ADS8885部分。 如果此时有明显的噪声、请查看您的电源连接。 (确保使用静音实验室电源为 uA78M05的输入馈送电压。) 您还可以尝试将电阻值减小2倍(R2、R7、R9、R14)。 这将有助于减少 THS4521输入端到接地/电源平面的杂散电容的影响。

    此外、由于 SN6501由同一电源供电、我建议也禁用此部分、只是为了消除它作为可能的噪声源。 如果这会产生很大的影响、您可能需要在+5VA 电源上添加额外的电容、或使用不同的稳压器。

    此致、
    Keith
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Keith、

    感谢你的帮助。 我的系统可以很好地满足我们的大部分使用需求、我计划根据您的建议继续进行改进。

    祝你一切顺利、
    WES