• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 1 订户
  • 视图 652 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC8728：CLR 引脚问题

admin
Guru**** 2382480 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/758646/dac8728-clr-pin-problem

器件型号：DAC8728

您好！

在数据表中、第38页、CLR'  

我用 CLR'和 LDAC'获取 DAC 输出的真值表

CLR’

LDAC’

DAC 输出

低

低

X、输出分离至0V

低

高

X、输出分离至0V

高

低

设置 DAC 输出

高

高

保持防滑、直到 LDAC 被拉低

我不知道"在 LDAC 被拉低之前保持分离"的含义是什么、这意味着清零？

如果是、当 LDAC'=低电平/高电平时、CLR'=低电平有何不同？

谢谢！  

  • 0
    TI__Guru**** 2382480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    顺便说一下、对于同步模式、我将 LDAC 的默认值设置为高电平
  • 0
    TI__Guru**** 2382480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Hans、

    是-或多或少的 CLR 具有比 LDAC 引脚状态或数字寄存器内容更高的优先级。 如果 CLR 保持低电平、则输出将保持"清零"状态、这意味着它们将连接到15k Ω 电阻器并连接到 GND。 当 CLR 变为高电平时、输出将保持该状态、直到 LDAC 变为低电平、此时输出将返回到寄存器内容定义的输出值。
  • 0
    TI__Guru**** 2382480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    尊敬的 Kevin：

    是的、因此我有另一个问题与下面数据表的说明有关
    '当 CLR 再次变为高电平、同时 LDAC 为高电平时、DAC 输出保持清零、直到 LDAC 变为低电平。'
    保留和清除之间是否缺少逗号？

    谢谢！
  • 0
    TI__Guru**** 2382480 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Hans、

    该语句中没有逗号。 如果您将 CLR 置为高电平、DAC 将不会返回到原始值、直到 LDAC 线路再次变为低电平。 如果 LDAC 在整个时间内保持低电平、则在 CLR 被设定为高电平后、DAC 将恢复。

    谢谢、
    Paul