• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 2 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 41 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS61B29：澄清了 LVDS 时钟输入规格

admin
Guru**** 665180 points
Other Parts Discussed in Thread: ADS61B29, ADS4129
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/758766/ads61b29-lvds-clock-input-specification-clarification

器件型号：ADS61B29
主题中讨论的其他器件： ADS4129

ADS61B29和 ADS4129数据表分别为0.3V 和0.2V 的时钟输入指定了一个最小正弦波振幅。 但是、对于 LVDS 时钟输入、只指定了0.7V 的典型振幅。 鉴于许多 LVDS 源的输出幅值远低于0.7V p-p、我们希望了解实际的最低 LVDS 幅值要求、以便我们了解各种 LVDS 时钟驱动器的裕度大小。

请同时回答 ADS61B29和 ADS4129。

  • 0
    TI__Guru**** 665180 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Sam：

    最小值基于 ADC (SNR 和 SFDR)的性能。 如果您查看数据表性能图、可以看到 SNR 和 SFDR 性能与输入时钟振幅之间的关系图

    当 SNR 和 SFDR 接近下降点时设置最小值。 这是因为较低的摆幅会削弱采样点实例并导致采样决策点出现抖动。

    如果时钟驱动器在整个温度范围内的时钟摆幅减小、则系统可能根本没有裕度。 最好引入最佳的摆幅电平、以实现最佳的 SNR/SFDR 性能。  

  • 0
    TI__Guru**** 665180 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    谢谢、非常感谢您的快速回复。 也许应该在直流规格表下添加一个脚注或者在数据表的计时部分中简要讨论这个问题。 我认为这种输入是一个阈值问题、而不是对采样性能产生如此大的影响。