This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS8900B:SPI 接口与 Xilinx AXI 四路 SPI IP 兼容

Guru**** 2537370 points
Other Parts Discussed in Thread: ADS8900B

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/754527/ads8900b-spi-interface-compatibility-with-xilinx-axi-quad-spi-ip

器件型号:ADS8900B

大家好、

我正在开发一种设计、其中使用 ADS8900B 监控提供给板上模块之一的电流。  我想在主模式下使用"Xilinx AXI 四路 SPI IP" 与 ADS8900B 模块上的 SPI 从设备进行通信。 我刚刚检查 了 Xilinx SPI 的 SPI 接口、与 ADS8900B 相比、我无法决定如何连接 MOSI -MISO 线路、因为 Xilinx 提供4条 MOSI 线路和4条 MISO 线路、而 ADS8900B 只有1条 MOSI 线路和4条 MISO 线路。

请帮我解决这个问题。 为供参考、我已在下面附上 Xilinx Quad SPI 的数据表。

e2e.ti.com/.../pg153_2D00_axi_2D00_quad_2D00_spi.pdf

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Praveen、

    我建议联系 Xilinx 了解有关配置 IP 模块的详细信息。

    对于四通道 SPI、ADS8900B 至少需要5个 SCLK 来时钟输出读取结果或寄存器内容(数据表中的表7)。 如果您还想读取奇偶校验位、则需要6个 SCLK。 如果您希望将数据传输保持在标准8位、则可以使用8个 SCLK。 读取转换结果时、您可以将 ADS8900B SDI 输入保持为高电平或低电平。

    为了写入内部寄存器、您必须将至少22位的时钟输入 SDI。 根据数据表中的表2和表4、您可以通过添加两个零、然后添加22b 命令来设置超过22位的时钟、即24位。

    只要 Xilinx 内核足够灵活、能够以四通道、MISO 模式读取5-8b、并以单通道、MOSI 模式写入22-24b、您就应该能够使其正常工作。

    此致、
    Keith N.
    精密 ADC 应用