请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS54J20EVM 大家好、
在 ADS54J20EVM 电路板布局中，我们发现内部对的模拟差分信号长度匹配为0.5密耳，I 和 Q 通道之间的内部对的模拟差分信号长度匹配为0.5密耳。
模拟差分通道是否需要此长度匹配、或者5密耳容差是否正常？ 。 请为我们提供指导。
请告诉我们、器件时钟和 sysref 时钟的长度应该匹配什么。
谢谢、此致、
Harshavardhan、K
