[参考译文] ADS1274：ADS1274有效输入阻抗

admin

Other Parts Discussed in Thread: ADS1274

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/753128/ads1274-ads1274-effective-input-impedance

器件型号：ADS1274

您好！

在我的应用中、我使用的是 ADS1274 24位模数转换器。由于 PCB 空间有限、我想放弃将输入开关电容器驱动到全部四个输入和基准的前置放大器。此外、我希望使用低时钟频率(100kHz)、所有4个通道都将处于活动状态、CLKDIV 将设置为"1"、并使用 RC 输入滤波器(输出速率将~39SPS)。

为此、我需要更好地了解蚀刻输入和基准的有效输入阻抗。根据图69中的公式和给定的参数、我的情况下的有效阻抗是否为：14k Ω*6.75MHz/Fmod、而 FMod=Fclk/40=100kHz/40=2500Hz->Zeff =14k Ω*6.75MHz/2500=37.8Mohm？ –与外部输入 RC 滤波器结合使用几乎没有影响。

我认为公式…中的6.75MHz 是错误的该数字的来源是什么？该数字是否与数据表参考中的27MHz/5.4MHz 时钟有关？ (这在我的案例中不相关、因为我使用的是100kHz 时钟)

谢谢、

Idan

5 年多前

0 admin 5 年多前

TI__Guru**** 1144750 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Idan、您好！

您提到了 FMod=Fclk/40、因此我假设您将在 CLKDIV 设置为1的低速模式下运行。正确、当 fclk (引脚27 CLK)以100kHz 的最小输入频率运行时、输入采样率(Fmod)将为2500Hz、对于输入、ZEff 将等于~38Mohm。

图69中所示的 ZEff 公式取决于 Fmod 和输入采样电容器、如图67所示。另一种表达 Zeff 的方法；

Zeff = 1/(fmod *cs)、其中 cs 是输入采样电容。

图69中的公式已将 Fmod 等于6.75MHz 时的效率标准化为14kOhm。换句话说、CS 表示为 cs = 1/(Z*F)= 1/(14kOhm*6.75MHz)= 10.6pF。该 Cs 值接近图67中所示的9pF、但并不精确、因为图67是输入的简化电路。

对基准输入也进行了相同的近似计算；Fmod = 6.75MHz 时、每个通道的 Zeff 等于5.2kOhm。对于基准输入、输入开关电容的近似值可计算为 CREF=1/(Z*F)=1/(5.2kOhm*6.75MHz)=28.5pF。

我希望这有助于澄清问题！

此致、
Keith N.
精密 ADC 应用

数据转换器（参考译文帖）

数据转换器（参考译文帖）(Read Only)

[参考译文] ADS1274：ADS1274有效输入阻抗