请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC12D1800 您好！
在我们的设计中、ADC12D1800器件与 Xilinx Virtex-7 FPGA 相连接。
在多路信号分离器模式接口中、ADC 配置为 DES 模式运行。
ADC 的 I、ID、Q 和 QD 信号连接到 IBUFDS 基元、然后连接到 FPGA 中的 IDDR 基元。 ADC 采样时钟为1.35GHz。 当尝试捕获测试模式时、很少有样本随机损坏。
然后尝试将 ADC 采样频率降至400MHz 并在0和90之间更改数据到 DCLK 的相位关系。 测试模式仍然损坏。
请建议如何正确捕获 ADC 测试模式。
