[参考译文] ADC12DJ3200：JMODE16链路警报

大家好、Jim、感谢您的回复。
我当前正在使用 KM1 = 0x1F。
您是指 SYSREF 校准吗？ 我没有启用它。 寄存器0x2B0 -> 0x0。
我的 SYSREF 频率是频率为1.953125MHz 的连续正弦波。 采样频率是否为1000MHz？

谢谢、
凸轮

你(们)好、Camer

对于 KM1 = 1Fh (K Minus 1 = 31D、K = 32d)和 Fclk = 1000MHz、应用的 SYSREF 应为1.953125MHz 或该频率的次谐波。  

请确保这是施加在 ADC SYSREF 输入上的频率。 SYSREF 必须与 ADC CLK 信号进行频率和锁相。

如果频率正确且仍在发生错误、请尝试禁用 SYSREF 处理、以查看是否有任何变化。

设置寄存器0x029 = 30h (SYSREF_PROC_EN = 0)。  

如果这样消除了您收到的链路警报、则可能需要使用 SYSREF 校准来优化 CLK 和 SYSREF 之间的建立/保持时间。 请参阅 ADC12DJ3200数据表中的自动 SYSREF 校准、了解所需的步骤。

此致、

Jim B

您好！  

ADC 中的 JESD204B TX 状态机是否与 JEDEC 标准中的状态机类似？ 标准图(如下)使其看起来是唯一可以使 TX 机器从 DATA_ENC 中退出的两个因素：SYNC_Request_TX 和复位。 现在、我可以看到接收器的 SYNC 信号以看起来类似于 SYSREF 频率的频率进行切换。 我想这就是为什么我收到此警报的原因？ 为什么接收器难以实现代码组同步？

您是否碰巧拥有使用 Xilinx JESD204B 内核的 JMODE16示例设计？

谢谢、
凸轮