This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12D1620QML-SP:数据表中关于 ECM 寄存器中 SDR/DPS 位的错误

Guru**** 2386610 points
Other Parts Discussed in Thread: ADC12D1600, ADC12D1800RF, ADC12D1000, ADC12D1600QML-SP
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/734289/adc12d1620qml-sp-error-in-data-sheet-regarding-sdr-dps-bits-in-ecm-registers

器件型号:ADC12D1620QML-SP
主题中讨论的其他器件:ADC12D1600ADC12D1800RFADC12D1000ADC12D1600QML-SP

在规范的第38页的表1的输出控制和调整部分中、DDR/SDR 选择由 ECM 寄存器组地址0的 SDR 位2完成、 SDR 上升/下降沿选择由同一寄存器地址0位14上的 DPS 位完成。

但是、在第40页的最后一行、它表示上升/下降沿选择由 ECM 寄存器设置的地址0位2上的 SDR 位完成。  我认为这一行不正确、表格是正确的。  是否有人可以确认这种情况?  (我相信这个错误也出现在 ADC12D1600的数据表中。)

提前感谢您的帮助。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Scott
    我将对此进行研究、并将很快提供更多信息。
    此致、
    Jim B
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Scott
    你是对的。 第38页的表格是正确的、而第40页底部的文字说明是不正确的。
    我认为该文本最初是为了描述由该位置的 SDR 位控制的 DCLK 模式选择(SDR 与 DDR)。
    ADC12D1600QML-SP、ADC12D500/800RF、ADC12D1000/1600RF 和 ADC12D1800RF 数据表中也存在相同的错误。 我将对所有这些文件进行更正。
    此致、
    Jim B