[参考译文] ADS5287：ACLK、LCLK 和斜坡测试波形帮助

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：ADS5287

您好、支持人员、

我们正在尝试将测试斜坡波形接收到我们的 FPGA 中、而无需任何下降数据。我连接了差分时钟输入信号。输入时钟信号具有电容器耦合、如原理图所示。中的时钟速率为16MHz、我们将 FPGA 中的采样速率降至4MHz。

原始斜坡数据转储到 Excel 电子表格中、并按屏幕截图所示绘制。您可以看到、大多数数据都很好、但我们有一些地方会出现数据干扰。我还附上了 LCLK 和 ACLK 的屏幕截图、其中似乎存在一些抖动。

该器件上有一些寄存器可以调节 PLL、但规格中的描述并未非常详细地说明如何使用它们。正在寻找解决我们的故障(硬件模块？还是写入 PLL 寄存器？？) 请帮助。

此致、

Mike

0 admin 1 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Mike：

您能否以 csv 格式为我们附加原始数据？我自己对该器件不太熟悉、但是、我从数据表中了解到、PLL 寄存器仅用于选择 PLL 范围、而不是与调节 PLL 相关的任何操作。采样时钟源是什么？此外、请注意、一些团队成员开始休假、因此响应速度可能会慢一些、而且比平常更夸张。

此致、Chase

0 admin 1 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

你好 Chase、

感谢您的快速回复。以下是斜坡数据的两个.csv 文件。我们目前正在将此数据斜坡发送到可用的8个通道中的4个、因此第一个通道位于 csv 文件的第6列中、第二个通道位于第7列中、第三个通道位于第8列中、最后一个通道位于第9列中。其余数据是我们板使用的附加数据。

我将在后面附上另一张图片、但我们的采样时钟是目前在 FPGA 中生成的以16MHz 运行的差分时钟。

我们过去曾联系过 TI 支持部门、以帮助我们处理同一项目中的此器件、这也值得一看。如果您需要更多信息、请告诉我。我期待很快收到您的回复、感谢您的帮助。

此致、

Mike

0 admin 1 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Michael、

在这里跳转、您能否尝试相同的实验、但采样率更高？接近50或60MSPS？

请告诉我们。

谢谢、

Rob

0 admin 1 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Michael、

唯一可以进行的调整是将 LCLK 翻转180度、使其沿与数据对齐而不是居中对齐(地址42)、更改 LVDS 数据和 LCLK 端接(地址12)或更改 LVDS 驱动强度(地址11)。请尝试调整这些值、看看这是否有用。我以16MHz 运行 TI ADS5287EVM、并且没有看到斜坡模式问题。

尝试不使用4倍抽取率捕获数据、以将此函数从循环中取出。

ADC 和 FPGA 之间的布线长度是多少？它们是否所有长度都匹配？

此致、

Jim

数据转换器（参考译文帖）(Read Only)