• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 1 订户
  • 视图 314 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DDC264EVM：与 DDC264EVM 原理图相关

admin
Guru**** 2943390 points

Other Parts Discussed in Thread: DDC264EVM

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/674500/ddc264evm-related-to-ddc264evm-schematic

器件型号：DDC264EVM

我有两个疑问

1、为什么 在 DDC264EVM 中的 DIN_cfg 和 RESET 引脚上连接47k 电阻器

2.为什么 RC 滤波器连接到 DDC264EVM 中的 CLK、Dclk 和 Conv 引脚

  • 0
    TI__Guru**** 2943390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、SEBIN、

    有关您在 DDC264EVM 上的问题、

    1、DIN_CFG 和 RESETn 信号通过47k 下拉至 GND、以确保信号在上电期间保持低电平、直到 FPGA/控制器配置器件。

    2. RC 网络用作这些信号的低通滤波器，以抑制任何 EMI。 此设计非常保守、您的设计中可能不需要此设计。
  • 0
    TI__Guru**** 2943390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、SEBIN、

    我要关闭此帖子。 如果您有任何其他问题、请随时开始新的主题。