• 状态 Resolved
  • 已锁定 已锁定
  • 回复 6 回复
  • 订户 1 订户
  • 视图 627 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS5560：如何使用并行 CMOS 输出模式和单端时钟输入

admin
Guru**** 2393255 points
Other Parts Discussed in Thread: ADS5560

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/675367/ads5560-how-to-use-the-parallel-cmos-output-mode-and-single-end-clock-input

器件型号：ADS5560

您好、TI 专家

我想使用高 SEED A/DC (ADS5560 40MSPS)、但这是我第一次设计电路。

我会使用 FPGA 器  件通过 SN74AVC16827DGV 以并行 COMS 模式接收 A/DC 输出，而 A/DC 时钟模式是 FPGA 输出40MHz 信号的单端输入。

希望 TI 专家 帮助我查看我的原理图附件文件以及向我提供的反馈建议。

非常感谢，

BR、TH

e2e.ti.com/.../my_5F00_schematic.7z

  • 0
    TI__Guru**** 2393255 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    TH、
    我无法打开此文件。 您可以将其作为 pdf 格式发送吗？
    此致、
    Jim
  • 0
    TI__Guru**** 2393255 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Jim、

    这是台湾 FAM Jin Lin
    我会帮助您下载原理图并将其发送给您。
    请帮助解决我客户的问题。 非常感谢。

    Jin
  • 0
    TI__Guru**** 2393255 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Jin、

    原理图在大多数情况下看起来都不错。 请执行以下操作：

    1.安装 R364以提供接地路径。

    2.不要使用具有 ADC_VCM 输出的 R361、R362和 R363。

    3.确保 DRVDD 和 AVDD 为3.3V。

    4.如果您计划使用 CMOS 输出、则无需路由 ADC_CLKUTM_F。

    我已附上 TI EVM 原理图以供参考。

    此致、

    Jim   

    e2e.ti.com/.../ADS5560EVM_2D00_SCH_5F00_C.pdf

  • 0
    TI__Guru**** 2393255 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Jim、

    感谢您的快速响应。

    尊敬的 Tsung Hsien：

    请参阅以上 AE 的回复。
    如果您有任何疑问、请随时告知我们。

    Jin
  • 0
    TI__Guru**** 2393255 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Jim、

    非常感谢您提供一些命令。
    在我的设计中，RN4~RN7部件是冗余的，对吧？
    另一个问题与布局建议有关，您是否可以查找 gerber 文件以及需要注意的事项？
    它将有助于成功的设计并推动 PCB 的发展。

    非常感谢，
    BR、TH
  • 0
    TI__Guru**** 2393255 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../Schematic-and-Layout-tips.ppte2e.ti.com/.../slar089.zipHsieh、

    将 RN4-RN7放置在尽可能靠近 ADC 的位置、并将 RN2、RN8、RN10和分立式电阻器放置在尽可能靠近缓冲器的位置。 我还随附了 EVM 的布局文件和一些电路板布局设计指南文档。

    此致、

    Jim