This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS8354:有效数据的最小 SPI 时钟

Guru**** 675280 points
Other Parts Discussed in Thread: ADS8354
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/675815/ads8354-minimum-spi-clock-for-valid-data

器件型号:ADS8354

我想使用 ADS8354、但不想使用它的全吞吐量功能。 我想在32位时钟单 SDO 模式下使用该器件。 数据表时序表"32-CLK、单 SDO 接口特定时序"表示最小 SPI 时钟周期为41.66ns、未指定最大值。 缺少指定的最大值是否 意味着我可以在任何大于41.66ns 的周期内运行 SPI 时钟、以将吞吐量基本上降低到任何我想要/需要的小于700kSPS 的值?

基本上、我想使用具有512kHz SPI 时钟的单个 SDO 线路从两个 ADC 通道读取 X 个数字样本。 我意识到、在512kHz SPI 时钟下、我不会充分利用700kSPS 的器件。 但是、我真的很感兴趣的是、我是否可以运行慢时钟、并且仍然希望器件正常运行并将有效数据传送到 SDO 引脚。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Steven、

    是的、ADS8354可支持比最大~24MHz (41.66ns)更慢的 SCLK。  转换在 CS 的下降沿触发;因此、数据速率由您触发转换的速度控制

    如果在32 clk 模式下使用双 SDO 运行 SCLK 512kHz SPI 的器件、则器件可支持大约~15.5kSPS 的最大吞吐量(该帧至少需要32个 SCLK 下降沿)。

    如果在32 clk 模式下使用单个 SDO 运行 SCLK 512kHz SPI 的器件、则器件可支持大约~10.66kSPS 的最大吞吐量(该帧至少需要48个 SCLK 下降沿)。

    ADS8354在 SCLK 下降沿更新 SDO 数据,并在 SCLK 下降沿从 SDI 总线读取数据;请参阅图1中的串行接口时序和相关延迟。

    谢谢、此致、

    Luis