我有一个使用 ADC12D1800RF 的设计。 我们在 DESIQ 模式下运行该器件、在第二奈奎斯特区域以2.3GSPS 的速率运行。 我看到的图像是¾*FS。
您是否有任何测试数据指定此映像应该是什么? 我测量的是-38dBc。 TI 是否认为 ADC 会在此处产生图像?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
我有一个使用 ADC12D1800RF 的设计。 我们在 DESIQ 模式下运行该器件、在第二奈奎斯特区域以2.3GSPS 的速率运行。 我看到的图像是¾*FS。
您是否有任何测试数据指定此映像应该是什么? 我测量的是-38dBc。 TI 是否认为 ADC 会在此处产生图像?
你(们)好 Dan
在任何 DES 模式下运行时、ADC12D1800RF 总共有4个对输入信号进行采样的交错式子 ADC。 由于采用这种架构、交错转换器中的偏移、增益和采样时序不匹配会导致交错相关杂散。
请查看本文档中的信息、其中详细介绍了这一点、并提供了实现最佳性能的建议:
TI 参考设计还提供了一些有关驱动 ADC 输入以在不同 DES 采样模式下实现最佳性能的建议。
http://www.ti.com/tool/TIDA-00113
我希望这对您有所帮助。
此致、
Jim B
你(们)好 Dan
是的、如果杂散是由于交错时序不匹配导致的、则杂散幅度将随着输入信号频率的增加而增加。
(对于固定的采样时序误差、信号压摆率越大、电压误差越大)
为了最大限度地降低杂散水平、请遵循参考文档中描述的缓解技术:
我希望这对您有所帮助。
此致、
Jim B
你(们)好 Dan
下面是一些初步数据。 我使用的是 ADC12D1600RFRB 评估板、其外部时钟频率为1150MHz、因此 FS 为2300MSPS。 FIN 为1797.77MHz、调整为大约-0.5dBFS。 我在 Desi 模式下仅使用实验室质量平衡-非平衡变压器驱动 Vini 进行了第一次测量。 然后、我使用 TC1-DESIQ-SBB 来驱动 Vini 和 VINQ、并选择 DESIQ 模式。
1797.77MHz 时的 FIN 折叠为502.23 MHz。
FS/2-Fin 杂散在647.77MHz 时出现、并且是限制杂散。 调整 DES 时序调整设置后、在 Desi 模式下、我可以将此杂散设置为比满量程低约60dB、在 DESIQ 模式下比满量程低约55.6dB。
基于此、您获得的-38dBc 杂散可能是由于驱动 ADC 输入的信号路径存在一些问题。 如果您在 Desi 或 DESQ 模式下运行、杂散性能看起来是什么样的? 您能否共享 ADC 输入路径的原理图和布局?
此致、
Jim B