This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/687241/dvalid
配置成功后、DDC164 DVALID 始终为高电平、不会改变原因
您好5325088、
您是指 DDC114吗？
~Leonard
DDC164或 DDC264。
当您说"正确配置"时、这是因为您读出的内容与您在中写的内容相同吗？ 您能告诉我们您的输入内容吗？
此外、您能否告诉我们您使用的 CLK、CONV 和 DCLK 频率是多少？
这是在一个器件还是在多个器件上发生的？
谢谢！
我读出的内容与我在中写的内容相同。
SPI_SEND_dat (16'b0010_0110_0000_0000)。
CLK=20M；CONV=500；DCLK=10M。
它发生在 多个器件中。
正在等待您的回复。
设置和频率看起来是正确的。 尽管如此、在多个器件上发生这种情况表明器件的使用存在一些问题(几个器件不太可能"损坏")。
您是否遵循了上电后 RST 序列(DS 的第8.5节)？ 我猜是因为您似乎能够读回配置数据。 不确定、但如果您在那之前做得不好、这可能不起作用。
位的写入顺序是否正确？ MSB 优先...
完成切换 CONV (请参阅图30)？
您是否已使用示波器验证您编程的频率是否确实是应用于器件的频率？ 请记住、只有在您获得 DVALID 后才应应用 DCLK。 但您似乎说您甚至没有获得 DVALID 的一个边沿、不是吗？
器件的功耗是否符合规格？
您的意思是 获取 DVALID_n 有效，然后应用 dclk，但现在 DVALID_n 始终是解决 方法的1。
我打算说、您似乎一直在为 DCLK 计时、但您应该开始计时、以响应变为零的/DVALID、并在您完成数据读取后立即停止提供 DCLK。 基本上、在转换的边缘、内部 ADC 开始转换(速度由 CLK 设定)。 完成后、它会给出一个/DVALID (从1到0的脉冲)。 当您为 DCLK 计时时、器件将移出一个位并将/DVALID 复位为高电平、即其默认状态(直到完成另一个 ADC 转换)。 然后、您继续为 DCLK 提供移出其余数据的机会。 一旦你得到全部、你停止 DCLK。 当您再次启动时、所有内容都会等待下一个 DVALID。 我觉得如果你不断提供 DCLK、可能会有一些违反时序的行为、这会导致你看到的问题、但我猜测... 请检查它是否适合您...
