请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS42JB46EVM 正如标题所述、我无法让 ADC 单步执行 JESD204初始化序列。 这是通过 FMC 连接器将评估板连接到 Xilinx KCU116 UltraScale+演示板的情况。 我观察到的是、当 FPGA 发出 SYNC~时、ADC 不发送/K/个字符。 相反，我看到的字符与以下字符类似，没有模式：
当我将 ADC 设置为发送连续的/K/字符流时、FPGA 会将 SYNC~置为无效并完成代码组同步阶段。 当切换回正常 ADC 数据时，FPGA 再次将 SYNC~置为有效，但我在数据中看不到代码组 SYNC 或初始通道对齐序列。 我使用的一些重要设置是：
100MHz ADC 时钟
200MHz FPGA 器件时钟
2Gbps 线路速率
LMFK = 2、2、2、32
是否有明显的原因导致了这里的问题？ 作为参考，我在 EVM GUI 中使用的设置如下：
谢谢你
