This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS42JB46:ADS42JB46 EVM 和数据表问题!

Guru**** 2500845 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/688654/ads42jb46-ads42jb46-evm-and-datasheet-questions

器件型号:ADS42JB46

1) 1)查看 ADS42JBXXEVM-SCH、为什么 SYSREF 驱动 LVPECL、而 CLKIN 驱动 LVDS?

2) 2)根据数据表第10页、JESD204B 数字输出应在外部端接50欧姆至 IOVDD。 EVM 原理图中未显示任何内容。

(数字输出(JESD204B 接口:DA[0、1]、DB[0、1])(2))、(2) 50 Ω、单端、到 IOVDD 的外部端接。

提前感谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    回答#2我自己、终端位于 FPGA CML 接收器中。 同样、对于 JESD204B DAC、终端位于 DAC 中。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Bob、

    这两个引脚实际上都被驱动为 LVPECL。 SYSREF 的端接略有不同、可调整共模以满足器件规格、并对该输入进行直流耦合、因为 SYSREF 通常在建立链路后关闭。

    此致、

    Jim