• 状态 Resolved
  • 已锁定 已锁定
  • 回复 12 回复
  • 订户 1 订户
  • 视图 480 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC8871：SCLK 保持低电平

admin
Guru**** 2381890 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/685501/dac8871-sclk-is-kept-low

器件型号：DAC8871

您好！

我不确定原因、但当连接到 DAC 的 SCLK 时、我的时钟被拉低

图1显示了连接到 DAC 时的时钟、图2放大了时钟、图3显示了时钟未连接到 DAC 的 SCLK 时的情况。

我出了什么问题？

连接如下：

VOUT -> SCOPE                   DGND ->接地
VCC ->+15V                       LDAC ->接地
VSS ->-15V                         SDI -> MOSI
AGND -> Ground              SCLK -> SCLK
VREFH-F ->=15V              CS -> GPIO
VREFH-S ->无        RST -> 3.3V
VREFL-S ->无         RSTSEL -> VDD
VREFL-F ->-15V                VDD -> 3.3V

(时钟应为高电平提供3.3V 电压)

  • 0
    TI__Guru**** 2381890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    尊敬的 Dukel：

    当系统关闭时、您可以检查 DAC 的 SCLK 引脚到接地的阻抗。

    我看到您已将-15V 连接到 VREFL-S 它应该被连接至 VREFL-F 尽管它与 SCLK 引脚无关、但请更正。

    还请通过施加虚拟负载来检查 SCLK 源是否正确。

    此致、
    Uttam
  • 0
    TI__Guru**** 2381890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Uttam、

    这是一个错误、-15被连接至 VREFL-F 由于我的电源工作正常、因此选择为 Vcc-VSS 和基准供电以更改为 VREFH-F 5V 和 VREFL-F 0V

    当系统关闭时、如何检查 SCLK 的阻抗？

    再次感谢您的帮助！
  • 0
    TI__Guru**** 2381890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您可以在电阻模式下使用万用表来实现该目的。

    此致、
    Uttam
  • 0
    TI__Guru**** 2381890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    好的、但这将为我提供直流电阻。 我会向您介绍交流阻抗。

    电阻为3.1欧姆
  • 0
    TI__Guru**** 2381890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    杜克尔

    阻抗太低。 引脚在您的电路板上短路。 您可以重新焊接或更换器件、然后再次检查。

    此致、
    Uttam
  • 0
    TI__Guru**** 2381890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    正常阻抗应该是什么？

    当我将万用表设置为连续性时、它不会说它连接到其他设备、因为它是内部组件。 (否则表示未短接)

  • 0
    TI__Guru**** 2381890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    它是一个高阻态输入。 因此、阻抗必须非常高。 至少> 10k 欧姆。 您可以在正常电阻模式下进行检查。 请注意、正如您在上一篇文章中提到的、它不应达到3欧姆的顺序。

    此致、
    Uttam
  • 0
    TI__Guru**** 2381890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我已将其与系统完全断开、现在电阻约为14k 欧姆。 必须仍然存在一些电介质活动端点、因为现在我在连接系统但未供电的情况下测量的电阻约为9.8k 欧姆。 (SCLK 和 AGND/DGND 之间)

    短路似乎不是问题所在。 有什么想法吗？

    此致、
    Dukel

  • 0
    TI__Guru**** 2381890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您是否仍然看到时钟压降？ 如果测量值大约为9.8k、则不应看到它。 如果您看到它、请通过连接一个9.8k 或相似值的电阻器来检查 SCLK 源的驱动能力。

    如果在上次连接系统时电阻变为3.1欧姆、则意味着 SCLK-GND 之间存在一些并联的东西。 这可能不是一个艰难的短距离、但也可能是一种类似的情况。

    此致、
    Uttam
  • 0
    TI__Guru**** 2381890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Uttam、

    我对 DAC 进行了解焊、然后再次进行了重新焊接。 SCLK 接地电容现在为100k 欧姆、时钟将按应有的方式上升。 我让它跑了一分钟或播下、然后它开始在 DAC 左侧的某个位置产生小火花。 我猜是在端口4和端口5之间:(

    即使时钟运行正常、DAC 也没有在 Vout 处输出信号。
    是否知道它为什么不提供输出电压？

    此致、
    Dukel
  • 0
    TI__Guru**** 2381890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    尊敬的 Dukel：

    是否有意外短路或其他问题？ 您可以看到设备是否损坏。 如果是、您将需要使用另一个器件进行测试。

    此致、
    Uttam
  • 0
    TI__Guru**** 2381890 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    是的、我认为是这样。 我已经购买了一款新的 DAC。
    如果出现问题、我会将一个问题与这个问题相关联。

    此致、
    Dukel