This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1234:读取 ADS1234 -有关 SPI 时钟的问题

Guru**** 2513185 points
Other Parts Discussed in Thread: ADS1234

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/711115/ads1234-reading-ads1234---question-about-clock-from-spi

器件型号:ADS1234

您好!

我们使用 ADS1234进行了设计、以测量四个负载单元。

当引脚 DRDY/DOUT 变为低电平时、我将使用 MCU 的 SPI 读取数据。

根据数据表、在部分数据 RETRIEVEL 上、我们设置的 SPI 速度足够快、可以获得50ns 的负时钟或正时钟。

使用示波器、我们可以看到时钟信号的50ns、但当我读取数据时、时钟信号不是恒定的。 下图显示了我的 MCU 的行为。

SPI 的这种行为可能会给 ADS1234带来问题?

时钟信号需要保持恒定? 每个时钟的间隔为2.70us。

为了读取所有24位、在 DRDY/DOUT 变为低电平后、SPI 花费@ 16.25us 的计数。
根据数据表、DRDY/DOUT 信号变为低电平后、我有100ms 的时间来读取所有24位。
我的速度设置为10SPS。

我想仔细检查时钟信号的这种行为、并确保这不会对我们造成问题。
谢谢!!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Uilter、

    每个时钟周期必须为200ns 或更慢、高电平时间必须为100ns 或更慢、低电平时间必须为100ns 或更慢。 200ns 被视为50%占空比、也可被视为5MHz 的最大 SCLK 频率。 我会以较慢的 SCLK 频率为目标、因为当数据速率为10sps 时、没有理由让您需要以可能的最快速率运行。

    您只需在下一个转换结果准备就绪前完全读取转换结果。 因此、只要您的 SCLK 频率在5MHz 或更低的限值内并且转换结果在转换结果之间完全读取、您就应该是好的。 读取字节之间的延迟时间不是问题。

    此致、
    Bob B
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Bob:

    我知道我的时钟速度必须超过100ns、这是我的一个大错误。
    但现在很清楚、在你回复后、我将降低 SPI 速度。

    感谢您澄清 SCLK 信号的行为。