• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 1 订户
  • 视图 490 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1298停止生成 DRDY 信号

admin
Guru**** 2943400 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/705028/ads1298-stops-to-generate-drdy-signals

您好！

 我有与中描述的相同的问题：e2e.ti.com/.../486883 by @、DRDY 信号突然停止。

在读取 ADS 转换结果并发出 DRDY 通知的情况下、是否会在其他情况下发生此类事件？在先前读取完所有剩余的27个字节之前、是否会再次读取 ADS？

此致、

K. Kapinos

  • 0
    TI__Guru**** 2943400 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Krystian、

    欢迎来到我们的论坛、感谢您的发帖！

    Luigi 发现、如果您在新转换准备就绪时仍在读取旧数据、则可能会错过下一个转换结果。 SCLK 的第一个下降沿将清除/DRDY 脉冲。 这种情况的发生速度可能足够快、您甚至可能看不到/DRDY 从高电平转换为低电平。

    仔细检查 SPI 时序、确保启用接口(/CS =低电平)、读取所有数据、并在连续/DRDY 下降沿之间禁用接口(/CS =高电平)。


    此致、
  • 0
    TI__Guru**** 2943400 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我设置 SPI 速度(3Mbit/s)、以便 SPI 上的传输时间比新/DRDY 信号之间的传输时间快2倍以上(HR 模式：500SPS)、在大约2-3分钟后、我不会得到任何/DRDY 信号或偶尔得到该信号、并且/CS =高电平。

  • 0
    TI__Guru**** 2943400 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Krystian、

    您的 SCLK 频率绝对足够快、能够读取/DRDY 下降沿之间的所有数据。

    您是否可以尝试在2-3分钟内不读取数据、而只监视/DRDY 的行为？ 当您不读取数据时、/DRDY 应处于低电平空闲状态、并且仅在下一个下降沿之前返回高电平、如下所示：

    在根本不与器件通信的情况下并且不改变 START 或/RESET 引脚的状态的情况下、在转换几分钟后应该不会改变/DRDY。

    此致、