This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC3482:DAC3482的输出在重新启动后丢失

Guru**** 2535750 points
Other Parts Discussed in Thread: DAC3482, DAC3484, DAC38J84

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/704697/dac3482-the-output-of-dac3482-is-lost-after-restarting-it

器件型号:DAC3482
主题中讨论的其他器件: DAC3484DAC38J84

大家好、

我的客户在信号发生器板中使用 DAC3482。 对于某些特定的电路板、我们发现了一个奇怪的现象。 首先、DAC3482工作良好。 在它运行几分钟后、我们将电路板断电并再次为其加电、我们发现 DAC3482输出丢失。 输入时钟和 FPGA 输入数据均已存在。 当我们手动冷却器件并重新启动时、DAC3482输出会再次显示。 此问题在10个板中的3个板上发生。

输入时钟为500MHz。 内插= 2。 数据速率=500Msps。 fdac=1GSPS  

我们读取寄存器值、如下所示。 当没有输出时、读取左列。 当有输出时、读取右侧列。

对于寄存器0x4,该值不同,但客户没有在 reg1中启用“iotest_ENA”。 那么、为什么该值不同呢? 这是否与输出丢失问题有关?

对于寄存器0x5,即使在右列(DAC 工作正常)中,位13-11都是1,这意味着“FIFO 指针冲突警报”。 当 DAC3482工作良好时、您认为发生此警报是否正常?

此外,在左列中,位15是1,与右列不同。 这意味着 alarm_from _zerochk。 您认为这与输出丢失问题有关吗? 如果是、我们如何消除该警报?

对于寄存器0x6、这意味着读取的温度值。 我们在冷却器件后读出正确的列值。 因此、右侧的值小于左侧的值、这是合理的。 但是、即使在输出丢失时、温度也不是那么高。

希望您能帮助找出导致输出丢失问题的根本原因。 如果您需要更多测试结果、请告诉我。 谢谢。

此致、

韦恩

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    韦恩、

    通常、当寄存器读回错误或发生 FIFO 冲突警报时、电源压降是主要原因。 可能需要升高直流电阻压降上的电源、尤其是 DVDD 电源轨上的电源、以补偿 IR 压降。

    有关使用 ATEST 检查内部节点的指导、请参阅以下链接:

    对于 IOTEST ENA 的寄存器0x04、我怀疑这是由于 IR 压降导致 DAC 行为不正确、尤其是在高温下 IR 压降变得更加明显时。

    对于寄存器0x05、即使 DAC 工作正常、它们也能确保在读回警报之前通过向警报寄存器写入零来清除所有警报。 这将确保警报反映最新的操作状态。

    对于带有0校验警报的位15、这意味着 FIFO 输入/输出指针丢失。 FIFO 中没有指针、这意味着相当灾难性的事件、例如电源中断、这会导致一些触发器出现毛刺脉冲。 如果器件内部的一些触发器有一些干扰、则 FIFO 指针可能会丢失。 请仔细检查电源温度过高和 ATEST 节点过热的情况。

    我看到片上 PLL 被启用、但是 PLL 环路滤波器电压(LF_VOLT)接近7、这表示接近解锁状态。 预分频器设置为4、使用4GHz PLL 范围。 这位于 VCO 范围的较高端。 我建议客户尝试将预分频器= 3设置为3GHz VCO、以使 VCO 范围居中以实现灵活性。 我还建议客户检查并仔细检查片上 PLL 的参考时钟是否始终正确设置、以确保 PLL 正常运行。

    -Kang

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好 Kang,

    感谢您的详细解释。 我将要求客户仔细检查电源压降并向您提供反馈。

    但关于 PLL 设置的最后一点。 VCO 的输出频率设计为介于3.3GHz 至4.0GHz 之间。 因此无法将其设置为3GHz。 那么、您能否帮助重新配置 PLL 的另一个正确设置以阻止其解锁? 谢谢。

    此致、
    韦恩
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Wayne、

    你是对的。 我与其他器件混淆了。 DAC3484仅支持低至3.3GHz 的频率、因此无法实现3GHz VCO。

    我们将需要在每个器件的范围内将 PLL_VCO (5:0)代码从 d59调整到 d64、并再次检查环路滤波器电压在室温下是否处于最佳状态。
    例如、我们设置为 D60、并确保回读的环路滤波器电压为 D4 (处于最佳范围内)、然后针对该器件进行设置。
    其他器件可能具有不同的最佳设置
    这是唯一的方法、因为我们必须使用 VCO 范围的上限。 VCO 的上限/下端通常具有较高的变化。 遗憾的是、我们没有为客户提供确切代码的筛选程序(如较新的 DAC38j84)。

    -Kang