[参考译文] DAC60096：布局问题

[引用用户="Carolus Andrews"]

• 什么是不做的风险？ (DAC 输出被拉至-12V)
• 如果引脚 F6悬空、DAC 是否会继续正常运行？
• 您认为将此输出配置为-10.8V 是否明智？
• 是否有方法禁用特定输出？

[/报价]

我不认为将 F6悬空只是基于我对器件的构建有何看法的选择、但我将与更接近该特定项目发展的人进行双倍检查。

没有输出禁用选项、因此无论该 DAC 输出引脚和电源将在网络上争取什么调节。 这将意味着两个器的电流驱动都增加、无论谁都能获得更好的负载调节、而另一个"下降"(或上升、具体取决于谁赢了)。

如图32所示、这些 DAC 通道为非缓冲电压输出。 因此、VREFH/VREFL 输入也将受到这个负载调节战的影响。

我认为阶梯阻抗由第7页上的输出阻抗规格表示、典型值为41kOhm、因此电源很可能会胜出、基准电压将受到此配置的最小影响。

Kevin、

感谢您的回答。  根据  您在上面定义的“战斗”，  在 AVSS“胜出”且输出功率增加的情况下，是否可以验证以下内容：  

• • 这是否会损坏其他95个输出中的任何一个？

• • 这是否会损坏 DAC？

• • 针脚 F6不能悬空？

客户告知他们 可以使用一个不可操作的输出和更多的功率运行。 如果 我们可以验证上述情况、我们将不执行任何操作。 但是、如果这样 做有可能损坏其他 95个输出–我建议 他们采取措施。

Kevin、

您对我的最后一个问题还有其他意见吗？